Capacitor de amortecimento de link CC SVG para supressão de oscilação em células de 67 kHz

Capacitor de amortecimento de link CC SVG para supressão de oscilação em células de 67 kHz

Sumário

Um gerador de tensão variável em cadeia (SVG) atinge ±35 kV através da cascata de 6 a 12 células em ponte H por fase. Cada célula comporta um banco de barramento CC de 800 a 1200 V, chaveado a 2–10 kHz, e cada borda excita uma ressonância com a indutância do barramento. O anel atinge uma frequência próxima a 67 kHz, invisível para o circuito de controle, mas que aquece o banco através de sua resistência série equivalente (ESR). Cerca de 26% do campo do barramento CC retorna a tensão. Este artigo apresenta a regra de dimensionamento, o ciclo de trabalho do resistor e o ramo direcionado por diodo.

1. Introdução

Um gerador de estado sólido (SVG) em cadeia soma de 6 a 12 células em ponte H em cascata por fase para atingir ±35 kV. Cada célula contém um banco de barramento CC de 800 a 1200 V, chaveado por IGBTs a 2–10 kHz. Entre os eventos de chaveamento, a porta da célula não fica silenciosa: o banco, a indutância do loop do barramento e a corrente de desligamento formam um circuito ressonante que oscila a cada transição.

Encurtar a barra de distribuição é a solução usual, e em muitas células funciona. Em uma célula compacta, onde o banco de transistores fica a 20–40 cm do IGBT, o sinal de anel atinge uma frequência de 40–100 kHz. O circuito de controle não percebe isso. O banco de transistores percebe: sua própria resistência em série equivalente (ESR) transforma o sinal de anel em calor, e o anel adiciona 15–30 V a cada transição de chaveamento, quatrocentos milhões de vezes por ano.

Nota sobre o escopo: o banco de armazenamento principal do DC-link permanece um capacitor de filme ou banco eletrolítico na ordem das centenas de microfarads, e o amortecedor descrito aqui não o substitui. É um pequeno nó periférico — um N4700 cofrinho de cerâmica com um HVR-BSP Resistor não indutivo — que absorve o anel que o banco principal não consegue detectar. Em dados de análise de falhas de alta tensão em frotas SVG em cascata, aproximadamente 26% dos retornos de campo do link CC são atribuídos a estresse de oscilação: fadiga de terminação, ventilação induzida por ondulação e erosão do isolamento próximo ao IGBT.

2. Mecanismo Central

2.1 A ressonância atrás da porta CC da célula

Cada borda de desligamento deixa L_loop (barra de distribuição mais ESL do banco) carregando I_off sem nenhum caminho além da face de alta frequência do banco, C_HF.

f_ring = 1 / (2π·√(L_loop·C_HF)), Z0 = √(L_loop / C_HF)

onde L_loop é a indutância do loop, C_HF é a capacitância do banco de alta frequência, f_ring é a frequência do anel e Z0 é a impedância característica do loop.

Com L_loop = 1.2 µH e C_HF = 4.7 µF, f_ring = 66.9 kHz e Z0 = 0.505 Ω. Um degrau de 40 A, portanto, solicita à porta ΔV = I_off·Z0 = 20.2 V, duas vezes por ciclo a 3 kHz. O layout define f_ring. O projeto controla apenas a velocidade de decaimento do anel.

2.2 A taxa de amortecimento define o decaimento do anel.

A taxa de amortecimento é ζ = R_total/(2·Z0), onde R_total é a resistência de pele do loop, a ESR do banco e qualquer amortecedor. Um loop não amortecido de cerca de 15 mΩ resulta em ζ ≈ 0.015: o primeiro sobreimpulso passa quase sem atenuação e o anel persiste por cerca de 33 ciclos, mais de 0.5 ms por borda.

Um amortecedor RC em série adiciona um caminho de perda em f_ring. A regra de dimensionamento é R_d = Z0 com X_Cd(f_ring) ≈ R_d, o que resulta em ζ ≈ 0.5. Com R_d = 0.47 Ω e C_d = 4.7 µF, X_Cd = 0.51 Ω a 66.9 kHz — impedância casada.

ΔV_first = ΔV · exp(−πζ/√(1−ζ²))

onde ΔV é a amplitude do degrau, ζ a taxa de amortecimento e ΔV_first o primeiro sobressinal. Em ζ = 0.5, o sobressinal cai para 16% do degrau, então 20.2 V se torna 3.2 V: um pico 6 vezes menor e um anel 16 vezes mais curto.

2.3 Ciclo de trabalho do resistor: energia por borda e potência média

O resistor amortecedor absorve a energia do anel, E ≈ ½·C_d·ΔV² por borda.

E = ½ · C_d · ΔV², P = E · f_edge

onde C_d é a capacitância de amortecimento, ΔV a amplitude do anel, E a energia por borda, f_edge a taxa de borda e P a potência média.

Com ΔV ≈ 20 V, E = ½ × 4.7 µF × 400 = 0.94 mJ. A 3 kHz com duas transições por ciclo, P = 0.94 mJ × 6,000/s = 5.6 W. Essa potência média dimensiona o componente. Um componente de 5 W HVR-BSP-Um resistor não indutivo de classe com classificação adiabática ≥2 J absorve cada pico de temperatura como uma ondulação de alguns graus.

Um componente com enrolamento de fio de 75 nH apresenta X_L = 31.5 Ω a 67 kHz, cerca de sessenta vezes o seu valor em corrente contínua. Na frequência de ressonância, comporta-se como um circuito aberto e não oferece amortecimento.

2.4 O diodo de direção reduz pela metade o ciclo de trabalho do resistor.

Conectado apenas através de C_d, o amortecedor não apresenta fuga de corrente contínua. O resistor, no entanto, sofre semiciclos de polaridade reversa, e C_d oscila além de sua polarização total de 900 V. A antiparalelização de um diodo de recuperação rápida A tensão aplicada em R_d direciona a borda de sobretensão através de R_d e permite que o semiciclo de recuperação passe livremente pelo diodo. O ciclo de trabalho do resistor é reduzido à metade e C_d permanece com polarização constante.

A velocidade do diodo decorre do anel: o semiperíodo é de 7.5 µs, portanto t_rr ≤ 75 ns. Uma parte de 30 A/75 ns adiciona Q_rr ≈ 2.2 µC, o que desloca 0.47 V em C_d — desprezível em relação ao resíduo de 3.2 V.

3. Pontos problemáticos de engenharia

Problema 1: Ventilação do banco principal após dois anos de corrente circular

O parque eólico costeiro SVG, de 2 MW, substituiu seus bancos de células após 24 meses, em vez dos 10 anos planejados. A telemetria não apresentou nenhuma anormalidade: 900 V ± 2 V e temperaturas nominais.

As unidades devolvidas revelaram a causa: marcas de ventilação, trilhas isolantes corroídas próximas ao IGBT e um pico de 18 V a 71 kHz em uma captura de depuração que ninguém havia relido. O anel induzia 0.8 mJ por borda na ESR do banco — 4.8 W de aquecimento extra contínuo nos terminais. O banco foi especificado para 6 A RMS a 100 Hz; o anel adicionava 3.9 A RMS a 71 kHz, exatamente onde o aquecimento eletrolítico da ESR se concentra.

Um amortecedor N4700 de 4.7 µF com 0.47 Ω HVR-BSP Um resistor em cada terminal da célula resolveu o problema. A linha de tensão registrada caiu de 18 V para 2.8 V e a temperatura do terminal diminuiu 11 °C.

Ponto Crítico 2: Anel de 67 kHz acoplado à cadeia de amostragem de tensão

Uma frota de SVG apresentou dispersão crônica de tensão de célula de ±14 V, sem assinatura térmica. O ponto de amostragem do divisor de tensão de cada célula estava a 6 cm do terminal CA do IGBT. O anel não amortecido acoplou 4.1 V na linha amostrada através de 22 pF de capacitância parasita do chicote de cabos — o dobro da resolução de 2 V com a qual o circuito de classificação atua. O circuito corrigiu um desequilíbrio fantasma e injetou distorção de baixa frequência ao fazê-lo.

A blindagem ajudou apenas marginalmente. O que resolveu o problema foi amortecer o anel na sua origem: a captação amostrada caiu para 0.4 V, um quinto do limite de classificação, e a dispersão diminuiu para ±3 V sem qualquer alteração no código de controle.

Problema 3: Resistor snubber de fio enrolado que não era resistivo no anel.

Uma adaptação especificou resistores de amortecimento de 0.47 Ω/5 W. A compra de componentes de fio enrolado com as mesmas especificações de corrente contínua resultou no desenvolvimento de uma segunda ressonância em 1.2 MHz, e dois resistores apresentaram falha de circuito aberto em menos de cinco meses.

A análise de impedância explicou o problema. O enrolamento de 75 nH apresentou 31.5 Ω a 67 kHz e 565 Ω a 1.2 MHz. O amortecedor estava em circuito aberto na frequência em que operava, e sua indutância formava um novo circuito ressonante com o capacitor do amortecedor.

Substitutos de película espessa não indutivos do HVR-BSP A impedância medida foi de ≤0.6 Ω a 67 kHz em um analisador de redes. Isso reduziu a amplitude do anel em 71%, eliminou a linha de 1.2 MHz e acabou com uma taxa de falha de três amortecedores por trimestre. O resistor deve ser especificado por sua impedância em f_ring; sua resistência CC não prevê se ele amortecerá o sinal.

Problema 4: Amortecedor não direcionável que dobrou seu próprio ciclo de trabalho.

Um fabricante de equipamentos originais (OEM) instalou os resistores (R) e capacitores (C) corretos, sem o diodo de direção, partindo do princípio de que o resistor já estaria sob tensão CA. A derivação funcionou — a tensão caiu de 17 V para 4 V —, mas a termografia mostrou um aquecimento equivalente a 9.8 W, contra os 5.6 W calculados, e dois amortecedores apresentaram uma deriva de +6% em menos de um ano.

A auditoria detectou o semiciclo reverso. Sem o diodo, cada período do circuito de oscilação forçava um pulso reverso através de R_d. C_d, oscilando ±20 V com uma tensão de polarização de 900 V, entrou em um regime de redução de potência onde a capacitância caiu 19% e o amortecedor perdeu a sintonia.

A instalação do diodo de 75 ns reduziu pela metade a contagem de pulsos do resistor, permitiu que C_d mantivesse uma polarização constante e estabilizou a sintonia.

4. Etapas de projeto e seleção

Estratégia 1: Meça f_ring e Z0 antes de dimensionar o amortecedor.

Caracterize cada projeto de célula uma única vez. Um passo de desligamento de 20 A na barra de produção, medido com uma sonda diferencial de 350 MHz, fornece diretamente f_ring e Z0. Todos os valores de amortecimento derivam desses dois valores: R_d no valor padrão mais próximo e a potência prevista dentro de ±20%. Frotas que ignoram esse passo dimensionam os amortecedores por hábito, e todos os casos problemáticos acima foram dimensionados por hábito.

Estratégia 2: Defina R_d = Z0 e use um resistor não indutivo.

A condição de correspondência resulta em ζ ≈ 0.5 com um valor padrão: 0.47 Ω para um laço de 0.5 Ω. Abaixo de 0.3·Z0, o amortecedor apresenta subamortecimento. Acima de 2·Z0, ele reflete a borda e gera seu próprio laço.

A peça deve permanecer resistiva em f_ring. Use filme espesso não indutivo de HVR-BSP Classe (ESL inferior a 5 nH) com classificação adiabática acima da energia por borda e margem de potência média de pelo menos 2×. Acima de aproximadamente 10 kHz, componentes com enrolamento de fio são excluídos devido à sua própria indutância.

Estratégia 3: Igualar X_Cd a R_d e reduzir a potência nominal do capacitor para polarização.

C_d deve apresentar X_Cd(f_ring) ≤ R_d. Um capacitor cerâmico Classe I de 4.7 µF atinge uma impedância alvo de 0.47 Ω a 67 kHz com margem de segurança.

Como C_d percorre toda a extensão do barramento CC, sua capacitância deve ser dimensionada para pelo menos o dobro da tensão do barramento da célula. Um componente de 1.2 kV em um barramento de 900 V mantém ≥90% de sua capacitância em operação, e a lei N4700 ±30 ppm/°C mantém a frequência de corte do amortecedor na faixa de −25 a +55 °C. Dielétricos de Classe II perdem de 20 a 40% de sua capacitância sob polarização e calor, portanto, é neste ponto que um dielétrico com baixo fator de distribuição (DF) e baixa deriva justifica seu custo.

Estratégia 4: Direcione o ramo com um diodo de 75 ns

Um diodo de recuperação rápida antiparalelo reduz pela metade a contagem de pulsos do resistor, elimina a tensão reversa de C_d e não adiciona nada em corrente contínua. Duas condições decorrem do anel: t_rr ≤ 1% do semiperíodo do anel e Q_rr/C_d abaixo de 1 V. Acima de 60 A de corrente no anel, verifique a recuperação do próprio diodo com a mesma ponta de prova. Um diodo de recuperação lenta transforma o amortecedor em uma segunda fonte de ruído.

Estratégia 5: Verificar novamente após alterações de layout e registrar o anel na telemetria.

O anel depende da geometria do layout. Retrabalho da barra de distribuição, substituição de banco ou alteração de módulo movem f_ring e Z0, portanto, revalide cada variante com uma sessão de teste de 20 minutos.

Em serviço, adicione uma verificação na faixa de 40 a 100 kHz à telemetria das células. Uma linha de oscilação ascendente é o sintoma mais precoce de envelhecimento dos bancos de capacitores, relaxamento das juntas ou deriva dos amortecedores, e aparece anos antes dos alarmes térmicos. Duas frotas que adicionaram essa verificação detectaram todas as degradações antes da falha em nível de célula.

Dimensão	Especificação	Impacto do sistema
Caracterização de anéis	Os valores de f_ring e Z0 foram medidos por layout de célula e verificados novamente na retrabalho.	Amortecedor dimensionado a partir de valores medidos, previsão de potência de ±20%.
resistor de amortecimento	HVR-BSP não indutivo, R_d = Z0, ESL menor que 5 nH	ζ ≈ 0.5; energia do anel convertida em calor, não em radiação.
Capacitor de amortecimento	N4700(T3M), ≥2× classificação do barramento, ±30 ppm/°C, DF ≤ 0.2% (abaixo de 0.1% medido)	Sintonia estável em diferentes polarizações e temperaturas.
Diodo de direção	Recuperação rápida, t_rr ≤ 75 ns, deslocamento Q_rr abaixo de 1 V	Reduz pela metade a carga útil do resistor; protege a polarização do capacitor.
orçamento de potência do amortecedor	Margem ≥2× sobre o imposto E×f calculado	Sem deriva e sem envelhecimento térmico do ramo
Telemetria da frota	Monitor de banda de 40–100 kHz na cadeia de amostragem	Anos de alerta antecipado antes dos alarmes térmicos

5. Banco de amortecimento HVC para links CC de células SVG

Este nó precisa de três propriedades que um capacitor comum não prioriza: capacitância estável sob polarização CC, baixa dissipação na faixa de 40 a 100 kHz e um resistor parceiro que permaneça resistivo em f_ring. O HVC constrói o par como um conjunto coordenado.

Manufatura

Capacitor HVC A Manufacturing Co., Ltd. opera uma fábrica própria de 6,000 m² em Dongguan, com formulação cerâmica interna, prensagem isostática, queima e testes completos. A cerâmica Classe I à base de estrôncio N4700(T3M) oferece DF ≤ 0.2% (tipicamente medida abaixo de 0.1%), ±30 ppm/°C e classificações de 1 kV a 150 kV CC. Um disco de amortecimento de 1.2 kV em um trilho de 900 V, portanto, possui uma margem real de 2×.

Três famílias abrangem a gama: a série radial HVCT9G (1–50 kV, 100 pF–2200 pF) para valores de amortecimento por célula, a Série de maçanetas HVCT8G (10–100 kV+, 100 pF–10 nF) para células de tensão mais alta, e o Família de cano e disco HVCHF RF (DF ≤ 0.006%, até 160 kVA) para as condições de serviço de alta frequência mais severas.

Seis razões pelas quais as equipes especificam HVC aqui.

Neste nó, seis propriedades são importantes:

• Dielétrico de Classe I com estabilidade de polarização, portanto a frequência de corte do amortecedor não se altera com a tensão.
• Construção com terminais curtos e ESL (elemento de controle eletrônico) combinado com a aliança.
• Triagem de pulso em cada ramo de amortecimento: PD ≤ 5 pC a 1.5× a tensão nominal, IR ≥ 200,000 MΩ, dv/dt ≥ 1000 V/µs, FIT abaixo de 10.
• HVR-BSP Resistores não indutivos enviados em pares sintonizados, com dados de f_ring medidos disponíveis mediante solicitação.
• Diodos de direção de recuperação rápida (t_rr ≤ 75 ns) em kits para adaptações imediatas.
• Uma declaração explícita do escopo: a HVC fornece o nó de amortecimento, a cadeia de amostragem e a rede de fixação, enquanto o banco de armazenamento principal e a pilha de IGBTs permanecem sob a responsabilidade do fabricante original do equipamento (OEM).

Referência cruzada e entrega

Vishay 660R/HVCC/715C, Murata Os capacitores DHS/DHR, AVX HP/HW e TDK UHV/FHV são opções confiáveis, enquanto o HEC HT50-59 é adequado para aplicações de radiofrequência. A compatibilidade com alta tensão (HVC) depende do conjunto coordenado — capacitor, resistor não indutivo e diodo de direcionamento projetados de acordo com a curva de resposta medida — além do prazo de entrega: componentes padrão em 4 a 8 semanas e conjuntos de amortecimento personalizados em 6 a 10 semanas, em comparação com o prazo normal de 20 a 30 semanas.

Os clientes de referência GE HealthCare, ABB, Johnson & Johnson, Nikon e Konica Minolta utilizam o mesmo sistema de qualidade que examina cada ramificação de amortecimento.

Envie uma captura de anel — f_ring, Z0 e tensão do barramento da célula — e a equipe de engenharia de aplicações da HVC retornará uma ficha de dimensionamento do amortecedor com números de peça, um orçamento de potência e um kit de avaliação com duas amostras em até cinco dias úteis.

6. Perguntas frequentes

P1: Como dimensiono o resistor de amortecimento para um barramento CC de uma célula SVG?

Primeiro, meça o laço. Em um laço de barramento de 1.2 µH com um capacitor de 4.7 µF na face de alta frequência, f_ring é 66.9 kHz e Z0 é 0.505 Ω. Defina R_d = Z0 e escolha o valor padrão mais próximo, 0.47 Ω. Em seguida, confirme se o capacitor apresenta X_Cd(f_ring) ≈ R_d: 4.7 µF resulta em 0.51 Ω a 66.9 kHz, o que corresponde. A condição de correspondência mantém ζ ≈ 0.5 e reduz o primeiro sobressinal para 16% do degrau.

Q2: Por que o resistor de amortecimento precisa ser não indutivo?

Como a frequência do anel é de 40 a 100 kHz, um resistor de fio com 75 nH de enrolamento apresenta 31.5 Ω a 67 kHz, cerca de sessenta vezes o seu valor CC de 0.47 Ω. Em f_ring, ele se comporta como um circuito aberto, não oferece amortecimento e forma uma segunda ressonância com o capacitor de amortecimento. Em uma adaptação, essa segunda ressonância apareceu a 1.2 MHz e dois resistores entraram em circuito aberto em cinco meses. Filme espesso não indutivo do HVR-BSP A classe medida apresentou ≤0.6 Ω a 67 kHz e reduziu a amplitude do anel em 71%.

Q3: Quanta potência o resistor de amortecimento dissipa?

A energia por pulso é E = ½·C_d·ΔV². Com C_d = 4.7 µF e ΔV = 20 V, E = 0.94 mJ. Dois pulsos por ciclo a 3 kHz resultam em 6,000 pulsos por segundo, portanto a potência média é de aproximadamente 5.6 W. Dimensionar o resistor para essa média com uma margem de pelo menos 2× e verificar a capacitância adiabática em relação à energia por pulso. Um componente não indutivo de 5 W com capacitância adiabática ≥ 2 J absorve cada pulso como uma ondulação de temperatura de alguns graus.

Q4: Preciso de um diodo de direcionamento em paralelo com o resistor de amortecimento?

Sim, e as medições mostram o porquê. Sem ele, o resistor recebe semiciclos de polaridade reversa, dobrando assim a sua contagem de pulsos. Um fabricante de equipamentos originais (OEM) mediu 9.8 W de aquecimento equivalente, contra um cálculo de 5.6 W, e o capacitor — oscilando ±20 V com uma tensão de polarização de 900 V — perdeu 19% da sua capacitância e desajustou o circuito. Um diodo de recuperação rápida antiparalelo com t_rr ≤ 75 ns reduz pela metade o ciclo de trabalho do resistor e mantém o capacitor em uma polarização estável.

Q5: Qual dielétrico de capacitor devo usar neste nó?

Utilize um dielétrico de Classe I. O capacitor de amortecimento acompanha toda a tensão do barramento CC, portanto sua capacitância não deve variar com a polarização ou a temperatura. Dielétricos de Classe II perdem de 20 a 40% de sua capacitância sob polarização e calor, o que desafina o amortecedor. Um componente N4700(T3M) mantém ±30 ppm/°C e um fator de amortecimento (DF) ≤ 0.2%, tipicamente abaixo de 0.1%, na faixa de −25 a +55 °C. Dimensione o capacitor para pelo menos o dobro da tensão do barramento da célula: um componente de 1.2 kV em uma linha de 900 V mantém ≥90% de sua capacitância em operação.

Q6: Como posso saber se o amortecedor ainda funciona após o comissionamento?

Adicione uma verificação na faixa de 40–100 kHz à telemetria da célula. A tensão na linha de anel é o indicador mais precoce de envelhecimento do banco de capacitores, relaxamento das juntas ou deriva do amortecedor, e aumenta anos antes dos alarmes térmicos. Revalide com uma sessão de sondagem de 20 minutos sempre que o layout for alterado, pois a reforma da barra de distribuição ou a substituição de um banco de capacitores altera tanto a tensão na linha de anel (f_ring) quanto a tensão de sobretensão (Z0). Em uma instalação de 2 MW, a tensão na linha de anel registrada caiu de 18 V para 2.8 V após o amortecimento, e o ponto quente no terminal diminuiu 11 °C.

7. Referências

1. CEI 60270, Técnicas de teste de alta tensão — Medições de descarga parcialGenebra: IEC, 2015.
2. CEI 60384-8, Capacitores fixos para uso em equipamentos eletrônicos — Parte 8: Capacitores fixos com dielétrico cerâmico, Classe 1Genebra: IEC, 2015.
3. CEI 61000-3-6, Compatibilidade eletromagnética (CEM) — Parte 3-6: Limites — Avaliação dos limites de emissão para a conexão de instalações que causam distorção a sistemas de energia de média, alta e extra-alta tensão.Genebra: IEC, 2008.
4. IEEE Std 519-2014, Práticas e requisitos recomendados pela IEEE para o controle de harmônicos em sistemas de energia elétrica.Piscataway, NJ: IEEE, 2014.
5. Hingorani, NG e Gyugyi, L., Entendendo os FATOS: Conceitos e Tecnologia de Sistemas Flexíveis de Transmissão CANova Iorque: Wiley-IEEE Press, 2000.
6. Akagi, H., Watanabe, EH, e Aredes, M., Teoria da Potência Instantânea e Aplicações ao Condicionamento de Energia, 2ª ed. Hoboken, NJ: Wiley-IEEE Press, 2017.
7. Equipe de Engenharia de Aplicações HVC, Recursos técnicos para capacitores cerâmicos de alta tensão, https://www.hv-caps.com