Drivers de laser de fibra de alta velocidade: Prática de layout de GaN

Drivers de laser de fibra de alta velocidade: Prática de layout de GaN

Sumário

Os HEMTs de GaN reduzem a carga de porta em 5 a 10 vezes e a capacitância de saída em 3 a 5 vezes em comparação com o silício, o que permite que o circuito de bombeamento/driver atinja frequências de comutação de 500 kHz e superiores. Este artigo apresenta as equações de sobretensão, loop de porta e auto-ressonância a 400 V e 30 A, quatro pontos críticos de projeto e cinco etapas que mantêm um estágio de 1 MHz dentro das especificações do dispositivo.

1. Introdução

Um transistor de alta mobilidade de elétrons de GaN apresenta uma carga de porta de 5 a 10 vezes menor, uma capacitância de saída de 3 a 5 vezes menor e nenhuma carga de recuperação reversa. Esses três fatores permitem que um circuito de acionamento de bomba passe de 200 kHz para 500 kHz e além.

Frequências mais altas reduzem o tamanho dos componentes passivos. Uma fonte de bombeamento de 5 kW que precisa de 3 L de volume do conversor a 200 kHz cabe em cerca de 1 L a 1 MHz, o que a coloca dentro da carcaça do módulo da bomba em vez de ao lado dela.

As transições também se tornam mais rápidas. Tempos de subida e descida de 1 ns a 5 ns produzem dV/dt de 50 V/ns a 200 V/ns, dez a vinte vezes a taxa do silício, de modo que a indutância e a capacitância parasitas, que nunca importaram, agora definem a forma de onda.

Este artigo aborda as equações de sobreimpulso e de circuito de porta, os limites de auto-ressonância das peças de bypass, quatro pontos problemáticos em campo e cinco etapas de layout e componentes construídos em cerâmica N4700 Classe I.

2. Mecanismo Central

2.1 Perda de comutação em alta frequência

A perda de ativação segue o mesmo produto que no silício, mas a transição é muito mais curta:

P_sw_on = ½ × V_ds × I_d × t_rise × f_sw

onde P_sw_on é a perda de ativação, V_ds a tensão dreno-fonte, I_d a corrente chaveada, t_rise o tempo de subida e f_sw a frequência de chaveamento. A 400 V, 30 A, um tempo de subida de 3 ns e 1 MHz, a perda é de 18 W, aproximadamente o que um componente de silício apresenta a 200 kHz. A mesma perda, com uma frequência cinco vezes maior, permite a compra de componentes magnéticos cinco vezes menores.

2.2 A indutância parasita determina a sobretensão.

Ao desligar, a indutância do circuito armazena a corrente que não pode ser interrompida instantaneamente:

V_overshoot = L_parasitic × I_d / t_fall

onde V_overshoot é a tensão adicionada ao barramento, L_parasitic é a indutância total do loop, incluindo o encapsulamento, as trilhas e o capacitor ESL, I_d é a corrente chaveada e t_fall é o tempo de queda da corrente.

Cinco nanohenries a 30 A e 2 ns adicionam 75 V a um barramento de 400 V, portanto o dispositivo vê 475 V, o que corresponde a 73% da sua capacidade nominal de 650 V. Mantendo o pico abaixo de 80% da capacidade nominal, há uma margem de segurança de 120 V e uma tolerância de loop de 8 nH.

2.3 Toque de laço de porta

A indutância de retorno do gate e a capacitância de entrada do dispositivo formam um circuito ressonante em série:

f_gate = 1 / (2π × √(L_g × C_iss))

onde f_gate é a frequência de oscilação do circuito de porta, L_g é a indutância de retorno da porta e C_iss é a capacitância de entrada do dispositivo. Para manter a oscilação acima de 200 MHz com C_iss = 500 pF, L_g deve permanecer abaixo de 1.27 nH, o que coloca o capacitor de bypass a menos de 2 mm dos terminais da porta.

A indutância da fonte acopla o circuito de potência no mesmo nó. O pico que ela gera é o seguinte:

V_spike = L_source × I_d / t_fall

onde V_spike é o erro de tensão entre porta e fonte e L_source é a indutância da fonte comum. Um retorno compartilhado de 0.2 nH a 30 A e 2 ns produz 3 V, que é metade do limiar de um dispositivo GaN de 6 V.

2.4 Auto-ressonância dos componentes de bypass

Todo capacitor se torna indutivo acima de sua própria frequência de auto-ressonância:

SRF = 1 / (2π × √(ESL × C))

onde SRF é a frequência de auto-ressonância, ESL a indutância em série equivalente e C a capacitância. Um componente de 100 nF com 1 nH ressoa a 15.9 MHz, e um componente de 10 nF com 0.3 nH atinge 91.9 MHz.

Acima da frequência de ressonância de spin (SRF), a impedância aumenta com a frequência:

Z_ESL = 2πf × ESL

onde Z_ESL é a impedância indutiva. Um banco de capacitores de 10 nH suporta 12.6 Ω a 200 MHz, o que deixa de ser um circuito de bypass. Valores escalonados de 100 nF até 1 nF mantêm a banda baixa, mesmo que a frequência de auto-ressonância de um grupo de componentes idênticos não se altere quando esses componentes são conectados em paralelo.

Figura 1 — Com 30 A e uma queda de 2 ns, o sobreimpulso aumenta 15 V por nanohenry, portanto, a classificação de 650 V do dispositivo limita o loop de potência próximo a 8 nH.

3. Pontos problemáticos de engenharia

Problema 1: O capacitor de bypass ESL aciona o gate.

Um circuito de bypass com 1 nH a 3 nH de ESL, somado à indutância da trilha, resulta em 2 nH a 5 nH no circuito de gate. A 100 V/ns, a indutância da fonte acopla a corrente do circuito de potência ao retorno do gate.

Um retorno compartilhado de 0.2 nH a 30 A e 2 ns adiciona 3 V ao gate, o que corresponde à metade do limiar de um dispositivo de 6 V. A ativação falsa resultante gera corrente de curto-circuito através de ambas as chaves de uma meia ponte.

Problema 2: Um único capacitor de entrada para de funcionar acima de sua ressonância.

Um componente de 10 µF com 10 nH de ESL apresenta 12.6 Ω a 200 MHz, portanto, não contribui para o transiente gerado pela borda de 5 ns. O dispositivo GaN, então, obtém sua corrente de borda da indutância do loop.

O circuito responde com a oscilação de §2.2, e o caminho de realimentação de corrente do LD capta o resultado como ruído no sinal de acionamento.

Problema 3: Rastrear a indutância no circuito de potência

Em uma camada de cobre de 2 oz sobre FR-4, uma trilha de 10 mm contribui com cerca de 10 nH. Um circuito que vai do capacitor de entrada ao dreno, passando pela fonte e retornando por mais de 30 mm de trilha, carrega mais indutância do que o encapsulamento do dispositivo.

Uma indutância total do circuito inferior a 2 nH significa que todo o percurso cabe em uma área de 5 mm × 5 mm. Isso requer uma estrutura multicamadas com planos de alimentação e terra finos, ou um capacitor conectado diretamente à estrutura de ligação.

Problema 4: Capacitância de bypass que diminui com a temperatura e a polarização.

Em um módulo de bomba selado, com temperatura ambiente entre 60 °C e 75 °C, um capacitor de bypass X7R perde de 15% a 25% de sua capacitância devido à polarização e à temperatura. A impedância de bypass na frequência de comutação aumenta proporcionalmente.

A ondulação então se acopla ao circuito de corrente do diodo laser, e os diodos de bombeamento de 976 nm respondem com instabilidade de comprimento de onda. O efeito aumenta ao longo do ciclo térmico, de modo que um teste de bancada a 25 °C não o demonstra.

4. Etapas de projeto

Estratégia 1: Utilizar dielétrico de Classe I no portão

Um componente de bypass N4700 de 100 nF mantém 100 nF a 125 °C sob uma tensão de polarização de 12 V, em comparação com 60 nF a 75 nF para o X7R. Essa diferença de 33% a 67% na capacitância efetiva reduz a impedância do circuito de porta na mesma proporção.

A ausência de perda de polarização CC e um coeficiente de ±30 ppm/°C completam o trabalho: a impedância da porta permanece em seu valor de projeto de −55 °C a +125 °C, de modo que a margem de falso disparo do Ponto Crítico 1 se mantém em toda a faixa de temperatura.

Estratégia 2: Definir os valores de desacoplamento em etapas

A auto-ressonância diminui como √(ESL × C), portanto, uma pequena parte com baixa ESL cobre uma banda mais alta. Um valor de 100 nF N4700 A parte com 1 nH entra em auto-ressonância a 15.9 MHz, e uma parte 0402 de 10 nF a 0.3 nH atinge 91.9 MHz.

Coloque de 10 a 20 pequenos componentes de 10 nF a 47 nF em um anel ao redor do dispositivo, a 3 mm do terminal de dreno, e adicione um componente de 100 nF para a banda inferior. Estágios de 100 nF, 10 nF e 1 nF proporcionam baixa impedância de 1 MHz até mais de 200 MHz. A conexão em paralelo de componentes idênticos reduz a impedância e mantém sua frequência de auto-ressonância comum inalterada, portanto, os valores devem ser diferentes.

Estratégia 3: Integre o circuito de alimentação à pilha de circuitos da placa.

Coloque um dielétrico de 0.1 mm entre o plano de alimentação e o plano de terra. Essa camada proporciona uma capacitância de aproximadamente 30 pF/cm², portanto, 1 cm² de sobreposição suporta 300 pF com uma indutância inferior a 0.1 nH.

O plano embutido atende às correntes transitórias acima de 100 MHz que nenhum componente discreto alcança, e ao mesmo tempo encurta o circuito físico. HVCT8G componentes na entrada do barramento para a faixa de 1 MHz a 10 MHz, onde os planos são muito pequenos para armazenar a energia.

Estratégia 4: Retornar o driver de gate para uma fonte Kelvin

Direcione o retorno do driver de porta em uma trilha separada para o terminal de fonte, distinta do caminho da corrente de alimentação, para que o circuito de alimentação não induza tensão no circuito de porta.

Execute esse traçado em uma camada interna com uma blindagem de aterramento em ambos os lados e mantenha sua indutância abaixo de 0.5 nH. A forma de onda medida do gate mostra então a oscilação de 200 MHz da seção 2.3, e o pico de 3 V sai do caminho gate-source.

Estratégia 5: Avalie a tensão em 2× e confirme o circuito no primeiro artigo.

Utilize componentes de 1 kV em um barramento de 400 V. A margem cobre a sobretensão da seção 2.2 e mantém o pico abaixo da tensão de início da descarga parcial, de modo que a capacitância de bypass não sofra deriva ao longo da vida útil. capacitor de filme na entrada CC e um diodo de recuperação rápida A braçadeira cobre a energia que a capacitância plana não consegue absorver.

Meça o nó de comutação no primeiro artigo com uma sonda de baixa indutância e um shunt coaxial. Uma sonda de corrente confirma a indutância do loop a partir da frequência do anel, que é a única maneira de verificar um loop de 8 nH antes da produção.

Parâmetro do componente	Valor típico	Condição de teste
Tensão nominal (série HVCT8G)	10 kV CC	alta potência 1.5× por 60 s
Capacidade	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	abaixo de 50 mΩ	-
Indutância do laço (corda E40)	abaixo de 8 nH	Espaçamento entre terminais de 40 mm
resistência de isolamento	acima de 10 GΩ a 500 V CC	25 °C, 60% UR
Faixa de temperatura	-40°C a +125°C	Série IEC 60068-2
Capacidade de dv/dt de pulso	acima de 50 kV/µs	na tensão nominal

5. Capacitores HVC N4700 para drivers de bomba GaN

Três requisitos norteiam este nó: uma capacitância de bypass que não se altera com a polarização ou a temperatura, baixa perda nos harmônicos de comutação e indutância do encapsulamento suficientemente baixa para o circuito de porta. A HVC fabrica componentes N4700 (T3M) Classe I em uma base de SrTiO3 para esse conjunto, em uma fábrica própria de 6,000 m² em Dongguan, para tensões de 1 kV a 100 kV.

Seis parâmetros que importam aqui.

• Sem perda de capacitância de polarização CC. O dielétrico de Classe I mantém a capacitância nominal em qualquer polarização, de modo que o bypass do gate permanece em 100 nF, enquanto um componente X7R apresenta uma queda de 20% a 50%, perdendo a margem de falso disparo.
• Coeficiente de temperatura de ±30 ppm/°C. A capacitância permanece dentro de ±0.35% de −55 °C a +125 °C, contra ±15% para o X7R, portanto a impedância de bypass se mantém em um módulo que opera entre 70 °C e 85 °C.
• tan δ de 0.1% ou inferior. Em um componente de bypass de 100 nF a 200 MHz e 10 V CA, a perda dielétrica cai para 6.3 mW, contra 63 mW para um componente X7R a 2%, o que elimina um caminho de fuga térmica.
• A indutância do encapsulamento é inferior a 30 nH no formato HVCT8G com terminais radiais, e as peças de encapsulamento pequeno apresentam indutância bem abaixo de 1 nH, permitindo que um arranjo em estágios cubra a faixa de 1 MHz a mais de 200 MHz.
• Sem deriva por envelhecimento. A capacitância permanece dentro de 2% após 50,000 h a 85 °C, com vida útil intrínseca superior a 100,000 h, de modo que o desempenho do bypass não se deteriora em disparos falsos intermitentes.
• Qualificado como substituto direto para marcas de primeira linha em programas de reparo em campo e especificado por fabricantes de equipamentos originais (OEMs) de laser em novas plataformas de alta velocidade. As peças HVC correspondem aos parâmetros elétricos e dimensões de encapsulamento de Murata Componentes de alta tensão com terminais de parafuso e radiais.

Entrega e suporte

As peças padrão são enviadas em 4 a 8 semanas, e conjuntos personalizados combinados em 6 a 10 semanas. A engenharia de aplicações da HVC oferece suporte à análise do circuito de controle de impedância, projeto de arranjos de desacoplamento para impedância de banda larga, revisão de layout para indutância mínima do circuito e combinações personalizadas de tensão e capacitância.

Envie a tensão do barramento, a corrente de comutação, o tempo de queda, os valores de capacitância do dispositivo e o sobreimpulso alvo. A HVC retorna um plano de desacoplamento com os números de peça, os valores de ESL e SRF e um kit de avaliação com duas amostras em até cinco dias úteis.

6. Perguntas frequentes

Q1: Qual é o sobreimpulso gerado pela indutância do layout GaN?

V_overshoot = L_parasitic × I_d / t_fall. Com 30 A e uma queda de 2 ns, cada nanohenry adiciona 15 V, portanto, 5 nH adicionam 75 V a um barramento de 400 V e o dispositivo vê 475 V, o que corresponde a 73% da sua capacidade nominal de 650 V. Manter o pico abaixo de 80% da capacidade nominal define um limite de loop de 8 nH.

Q2: Por que um único capacitor de entrada de 10 µF falha a 1 MHz?

Porque sua ESL (camada de isótopos em repouso) domina acima da auto-ressonância. Um componente de 10 µF com 10 nH suporta 12.6 Ω a 200 MHz, portanto, não consegue fornecer uma borda de 5 ns. Use um arranjo escalonado de componentes de 10 nF a 100 nF a menos de 3 mm do dreno, além de capacitância plana embutida para a banda acima de 100 MHz.

Q3: Colocar capacitores em paralelo aumenta a frequência de auto-ressonância?

Não. Conectar componentes idênticos em paralelo divide a ESL e multiplica a capacitância pela mesma proporção, então SRF = 1 / (2π × √(ESL × C)) permanece inalterado. A magnitude da impedância diminui e os valores devem ser diferentes para estender a banda. Um componente de 100 nF com 1 nH ressoa em 15.9 MHz e um componente 0402 de 10 nF com 0.3 nH atinge 91.9 MHz.

Q4: A que distância o capacitor de bypass do gate deve estar posicionado?

A menos de 2 mm dos terminais de porta-fonte. Com C_iss de 500 pF, oscilações acima de 200 MHz exigem uma indutância do circuito de porta inferior a 1.27 nH, e 2 mm do layout representam a maior parte dessa tolerância. Retorne o circuito de acionamento em uma trilha de fonte Kelvin e mantenha sua indutância abaixo de 0.5 nH.

Q5: O que causa o disparo falso do gate a 100 V/ns?

Indutância de fonte comum. V_pico = L_fonte × I_d / t_queda, portanto, um retorno compartilhado de 0.2 nH a 30 A e 2 ns coloca 3 V no gate, que é metade do limiar de um componente de 6 V. O pico também representa um risco de curto-circuito em uma meia ponte, já que ambos os dispositivos conduzem simultaneamente.

Q6: Por que a capacitância de bypass do X7R diminui dentro do gabinete?

Os diodos cerâmicos de Classe II perdem de 15% a 25% de sua capacitância devido à polarização CC e à temperatura ambiente de 60 °C a 75 °C. A impedância de bypass aumenta com essa perda, a ondulação se acopla ao caminho da corrente do diodo e o comprimento de onda da bomba de 976 nm sofre deriva. O diodo cerâmico de Classe I N4700 mantém a capacitância nominal e uma variação de ±0.35% em toda a faixa de operação.

7. Referências

1. E. Kuffel, WS Zaengl, J. Kuffel, Fundamentos de Engenharia de Alta Tensão, 2ª ed., Newnes, 2000.
2. N. Mohan, TM Undeland, WP Robbins, Eletrônica de Potência: Conversores, Aplicações e Projeto, 3ª ed., Wiley, 2003.
3. Aviso MIL-HDBK-217F 2, Previsão da confiabilidade de equipamentos eletrônicos 1995.
4. IEC 60384-1:2018, Capacitores fixos para uso em equipamentos eletrônicos — Parte 1: Especificação genérica.
5. Energizando o futuro: como os MLCCs de alta tensão impulsionam a eficiência na eletrônica moderna., Murata, https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html .
6. Solicitação de recomendação de circuito snubber para proteção do Infineon FF300R17KE4P, Comunidade de desenvolvedores da Infineon, https://community.infineon.com/t5/IGBT/Request-for-Snubber-Circuit-Recommendation-for-Protecting-Infineon-FF300R17KE4P/td-p/1241451 .
7. D. Li, Y. Zhong, X. Zhou e G. Zhai, Método de análise da fratura de capacitores cerâmicos multicamadas pelo campo de fase, IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 14, no. 2, pp. 211-220, 2024. https://doi.org/10.1109/tcpmt.2024.3359598.
8. GB/T 6346.1-2024, 电子设备用固定电容器 第1部分：总规范 (Capacitores fixos para uso em equipamentos eletrônicos – Parte 1: Especificação genérica). Pequim: 国家市场监督管理总局, 2024.
9. EUA 8,570,711, Componente eletrônico cerâmico multicamadas (supressão de descarga de arco para MLCCs de 1–5 kV), Samsung Electro-Mechanics Co., Ltd., concedida em 2013, https://www.freepatentsonline.com/8570711.html .
10. Equipe de Engenharia de Aplicações HVC, Capacitor Cerâmico De Alta Tensão Recursos técnicos, https://www.hv-caps.com