Pulsadores ultrassônicos MAX4940: Seleção de capacitores de alta tensão

Pulsadores ultrassônicos MAX4940: Seleção de capacitores de alta tensão

Sumário

Os chips pulsadores ultrassônicos integrados contêm uma ponte H de 16 canais em um único encapsulamento, e a rede passiva ao redor deles define a qualidade da transmissão. A queda de tensão durante um pulso de tom encurta os ciclos subsequentes, o ruído de terra desloca o tempo do eco e uma oscilação na tensão aumenta o intervalo de supressão do receptor. Este artigo apresenta as equações de energia, queda de tensão e CV²f, os cinco modos de falha das placas pulsadoras de produção e os valores de desacoplamento e layout que mantêm a forma de onda de acordo com a folha de dados.

1. Introdução

A interface de ultrassom industrial passou a utilizar chips integrados de pulsos de alta tensão. Um componente como o MAX4940 ou o MAX14820 integra uma ponte H, um interruptor de transmissão e recepção e a lógica em um único encapsulamento.

O ganho é significativo. Um arranjo de 16 canais que antes necessitava de 64 transistores discretos agora precisa de um único circuito integrado e sua rede passiva. A amplitude de transmissão, a qualidade da borda e a consistência pulso a pulso são então obtidas dos componentes ao redor do chip.

O armazenamento de energia, a capacitância de desacoplamento e o caminho de retorno para o terra são as três partes que importam. Cada uma delas transporta a corrente total do pulso e, individualmente, pode distorcer a forma de onda.

Este artigo apresenta as equações de energia de transmissão, queda de tensão na linha de transmissão e CV²f, as cinco falhas observadas em placas de pulsos industriais e os valores de chip e capacitor que restauram a fidelidade de transmissão em PRF de 5 a 20 kHz.

2. Mecanismo Central

2.1 A energia transmitida por pulso

A cada ciclo de transmissão, a capacitância fixa do transdutor C_t é carregada até a tensão de alimentação V. A energia fornecida por pulso é pequena, e a corrente transitória não é.

E = ½ · C_t · V²

onde E é a energia do pulso em µJ, C_t a capacitância de fixação do transdutor em nF e V a tensão de alimentação em V. Um transdutor de 1 nF em uma alimentação de 200 V consome 20 µJ por pulso, o que corresponde a 0.2 W de potência média a uma taxa de repetição de pulsos (PRF) de 10 kHz.

A corrente de borda provém dos mesmos dois valores.

I = C_t · dV/dt = 1 nF · 200 V / 20 ns = 10 A

onde I é a corrente de carga do transdutor em A, dV/dt a taxa de variação da borda em V/ns, C_t a capacitância limitada em nF e 20 ns o tempo da borda. Esse transiente de 10 A é o que os capacitores da linha de alimentação devem fornecer sem que haja um colapso na tensão da linha.

2.2 Oscilação do trilho durante a transmissão em rajadas

Durante um pulso de tom, o banco de trilhos fornece a corrente de pulso e a tensão do trilho cai enquanto o pulso é emitido.

ΔV = I_pulse · t_pulse / C_rail

onde ΔV é a queda de tensão na fonte em V, I_pulse é a corrente de pico em A, t_pulse é a duração do pulso em ns e C_rail é a capacitância da fonte em nF. Um pulso de 10 A com duração de 500 ns em um banco de capacitores de 100 nF causa uma queda de 50 V, o que corresponde a 25% de uma tensão de 200 V na fonte.

Uma queda de 25% encurta o segundo e o terceiro ciclos de uma sequência de cinco ciclos e distorce a fase de formação de feixe em um arranjo de fase. Mantendo a queda abaixo de 2% do valor de referência, o banco de capacitores precisa de 2.5 µF para o mesmo pulso de 10 A e 500 ns.

2.3 Perda CV²f e carga térmica do chip

Cada borda carrega e descarrega a capacitância do transdutor, portanto a perda de comutação aumenta em proporção direta à PRF (taxa de repetição de pulsos).

P_sw = C_t · V² · f

onde P_sw é a perda de comutação em W, C_t a capacitância limitada em nF, V a tensão de alimentação em V e f a PRF em kHz. Um transdutor de 1 nF a 200 V e 10 kHz, com ambas as bordas de um pulso bipolar contadas, dissipa 0.8 W por canal.

Oito canais ativos atingem 6.4 W em um único encapsulamento compacto. A rede de trilhas dissipa parte desse calor, portanto, a qualidade do banco de desacoplamento se reflete na temperatura de junção do chip.

2.4 Desacoplamento, supressão e o papel do ESL

Os pinos de alta tensão devem estar em contato com um capacitor cuja indutância equivalente de camada (ESL) seja uma pequena parte da indutância do circuito. Caso contrário, a corrente de borda de 10 A vibrará contra os fios de ligação e os terminais do encapsulamento.

f_SR = 1 / (2 · π · √(ESL · C))

onde f_SR é a frequência de auto-ressonância em MHz, ESL a indutância em série equivalente em nH e C a capacitância de desacoplamento em nF. Um componente de 100 nF com 20 nH de ESL ressoa em 3.6 MHz, e um componente de 10 nF com 5 nH ressoa em 22 MHz.

O banco de desacoplamento deve permanecer capacitivo até o conteúdo de frequência da borda de transmissão. Acima de f_SR, o circuito se transforma em um circuito ressonante que distorce cada pulso.

Figura 1 — Queda de tensão para uma rajada de 10 A e 500 ns: um banco de capacitores de 100 nF causa uma queda de 50 V, e 2.5 µF mantém a queda em 2 V.

3. Pontos problemáticos de engenharia

Problema 1: Colapso do trilho que encurta os pulsos de tom.

Uma placa de phased-array de 16 canais com uma alimentação compartilhada de 200 V e apenas 470 nF de capacitância de substrato apresenta uma queda de tensão de 10 a 25 V em cada pulso. Os erros de fase na formação do feixe atingem vários graus e o nível dos lóbulos laterais aumenta, o que degrada a resolução de contraste. Um teste de bancada com um único canal nunca detecta esse problema, pois a soma dos 16 canais resulta em um transiente de 160 A.

Problema 2: Rebote no chão que prejudica a sincronização.

A corrente de retorno de 10 A flui através do plano de terra. Com 5 nH de indutância de retorno compartilhada, a referência de terra se desloca em 2.5 V durante cada transição. O ADC do receptor lê esse deslocamento como uma mudança de tempo de alguns nanossegundos, o que distorce uma medição de tempo de voo que deveria se repetir a cada 1 ns.

Problema 3: Receber material em branco esticado pelo anel do trilho.

Após cada pulso de transmissão, a chave T/R precisa de um tempo para estabilizar a entrada do receptor. Um sinal de alimentação oscilante devido a uma rede de desacoplamento fraca prolonga esse intervalo em 1 a 3 µs. O sistema então mascara os ecos próximos à superfície ou reduz a velocidade da varredura para protegê-los.

Problema 4: CV²f de calor acima do limite da embalagem

Com uma alta taxa de repetição de pulsos (PRF) e vários canais ativos, a perda por canal acumula-se em 6–10 W no circuito integrado do gerador de pulsos. A temperatura da junção sobe 40–60 °C acima da temperatura ambiente, a resistência de saída aumenta e a amplitude de transmissão diminui. A falha manifesta-se como uma alteração no brilho ao longo de um deslocamento.

Problema 5: Descarga do conector no chip

Em uma planta industrial, o trilho de alta tensão e o conector do transdutor estão sujeitos a descargas eletrostáticas e descargas nos cabos. Uma rede de desacoplamento deficiente resulta em alta impedância do trilho em altas frequências, permitindo que um arco elétrico no conector injete seu transiente no chip. Isso causa quedas intermitentes de sinal no canal e, posteriormente, falha no estágio de saída.

4. Etapas de projeto

Estratégia 1: Selecione o chip de acordo com a necessidade de transmissão e, em seguida, reduza sua potência nominal.

Escolha um componente cuja tensão de saída e corrente de pico excedam os requisitos em 20% a 30%. Um estágio de saída com potência reduzida opera em temperaturas mais baixas e mantém sua resistência em condução baixa. Verifique o tempo de recuperação da chave T/R em relação à cobertura próxima à superfície necessária, pois uma recuperação de 100 ns economiza um microssegundo inteiro de bloqueio em cada pulso.

Estratégia 2: Construir uma rede de desacoplamento de dois níveis, começando pelos pinos.

Coloque um capacitor de 1 a 10 nF com baixíssima ESL diretamente em cada pino de alta tensão do chip. Dielétrico N4700 Classe I Mantém 99% de sua capacitância na tensão de alimentação e permanece capacitivo até 20 MHz, portanto, responde à borda de 10 A antes que o banco de capacitores reaja.

Adicione um capacitor de grande capacidade por grupo de canais para absorver a energia do pico de sinal. Use um capacitor de 100 nF a 1 µF. Maçaneta HVCT8G Dimensionar e ajustar o banco de forma que C_rail ≥ I_pulse · t_pulse / ΔV mantenha a queda abaixo de 2% do trilho. Manter o banco principal a uma distância de até 20 mm do grupo de canais que ele atende.

Estratégia 3: Desenhe o caminho de retorno como um loop simétrico

Use um ponto estrela ou um terra dividido para que a corrente de retorno da transmissão nunca compartilhe o caminho de referência do ADC do receptor. Mantenha a área do circuito do transdutor capacitor-comutado abaixo de 4 cm² e a indutância de retorno total abaixo de 2 nH. Esta etapa resolve os Problemas 2 e 3 simultaneamente.

Estratégia 4: Considerar a carga CV²f em todos os canais

Calcule P_sw = C_t · V² · f por canal na PRF máxima e, em seguida, some os valores em todos os canais ativos. Projete o caminho térmico para uma temperatura de junção inferior a 85 °C. Adicione uma camada de cobre e vias térmicas sob o CI e ventilação forçada em qualquer placa com mais de oito canais ativos.

Estratégia 5: Proteger o trilho e o conector

Adicione um dispositivo de proteção contra descarga eletrostática no conector do transdutor e um resistor em série em cada caminho de transmissão para limitar a variação de corrente (di/dt). HVR-BSP resistor de filme espesso Mantém seu valor até +125 °C e cobre a faixa de 100 Ω a 10 kΩ necessária para um limitador de transmissão.

Verifique a impedância do trilho em função da frequência com um analisador de redes, pois uma impedância baixa e constante até 50 MHz indica que a rede de desacoplamento está funcionando. Adicione um fusível ou um PTC na alimentação de alta tensão e instale um diodo de recuperação rápida no retificador, de modo que uma falha em um único canal não possa derrubar o trilho compartilhado.

Parâmetro do componente	Valor típico	Condição de teste
Tensão nominal (série HVCT8G)	10 kV CC	alta potência 1.5× por 60 s
Capacidade	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	abaixo de 50 mΩ	-
Indutância do laço (corda E40)	abaixo de 8 nH	Espaçamento entre terminais de 40 mm
resistência de isolamento	acima de 10 GΩ a 500 V CC	25 °C, 60% UR
Faixa de temperatura	-40°C a +125°C	Série IEC 60068-2
Capacidade de dv/dt de pulso	acima de 50 kV/µs	na tensão nominal

5. Capacitores HVC para caminhos de transmissão de CI de pulsos

Um circuito integrado de pulsos precisa de uma rede de suporte que forneça transições de 10 A sem perdas e suporte uma indutância de loop de 200 nH ou menos. A HVC fabrica capacitores cerâmicos N4700 Classe I de 1 kV a 150 kV em uma fábrica de 6,000 m² em Dongguan, com um referência cruzada contra os números de peça Vishay, Murata e TDK.

Seis parâmetros que importam aqui.

• ESR inferior a 10 mΩ a 100 kHz com tanδ ≤ 0.1%, de modo que a borda de 10 A atinge o transdutor em vez de aquecer o trilho.
• ESL inferior a 20 nH e inferior a 10 nH nos tipos de disco, o que mantém o desacoplamento capacitivo em nível de pino acima de 20 MHz.
• Cobertura de tensão de 1 kV a 150 kV, o que proporciona uma margem de 3 a 5 vezes em um trilho de 200 V e nenhuma preocupação com descarga no ponto de desacoplamento.
• TCC ±30 ppm/°C e linearidade C(V) melhor que 99% de −30 °C a +85 °C, portanto a queda do trilho não varia com a temperatura da placa.
• Vida útil do pulso superior a 10⁶ disparos com descarga parcial ≤ 5 pC, o que abrange a vida útil de bilhões de pulsos de um scanner industrial.
• Encapsulamento em epóxi que resiste a 96 horas de teste de névoa salina, além de resistores de amostragem HVRGHP para sensoriamento de corrente de transmissão de baixa indutância na mesma família de encapsulamento.

Entrega e suporte

As peças padrão são enviadas em 4 a 8 semanas, e os conjuntos de desacoplamento combinados em 6 a 10 semanas. Cada lote inclui um relatório de descarga parcial a 1.5 vezes a tensão nominal e um registro de vida útil do pulso acima de 10⁶ disparos.

Envie a tensão de alimentação, a contagem de canais, a capacitância do transdutor, o tempo de borda e a PRF. O HVC retorna um plano de desacoplamento com queda de tensão, auto-ressonância e indutância de loop por canal. capacitor de filme comparação no mesmo alvo de queda e um kit de avaliação de duas amostras em até cinco dias úteis.

6. Perguntas frequentes

Q1: De quanta capacitância de entrada é necessária para um trilho compartilhado?

Dimensionar a tensão a partir de ΔV = I_pulso · t_pulso / C_trilho e manter a queda de tensão abaixo de 2% da tensão de trilho. Um pulso de 10 A com duração de 500 ns em um banco de capacitores de 2.5 µF apresenta uma queda de tensão de 2 V em uma tensão de trilho de 200 V. Um banco de capacitores de 100 nF apresenta uma queda de tensão de 50 V no mesmo pulso e distorce o sinal.

Q2: Por que o segundo pulso de uma rajada parece curto?

Como o banco de trilhos não se recuperou do primeiro pulso, a queda de 10 a 25 V reduz a tensão de carga dos ciclos subsequentes, fazendo com que a amplitude fique dentro do intervalo de pulso. Adicione capacitância de substrato e encurte o caminho de retorno; em seguida, verifique a queda de tensão no pino do chip.

Q3: Onde devem ser colocados os capacitores de desacoplamento?

No pino de alta tensão de cada canal, a poucos milímetros da embalagem, o capacitor do pino responde à queda de 10 A, e o banco de capacitores absorve o pico. Um capacitor colocado na extremidade oposta do trilho auxilia na média da corrente e nada mais.

Q4: Qual é a ESL (indutância estocástica) necessária para o capacitor do pino?

Suficientemente baixa para que sua auto-ressonância fique acima do espectro de borda. Um componente de 10 nF com 5 nH ressoa em 22 MHz e permanece capacitivo durante uma borda de 20 ns. Um componente de 100 nF com 20 nH ressoa em 3.6 MHz e oscila em vez de vibrar.

Q5: Como faço para manter a temperatura da junção baixa?

Considere P_sw = C_t · V² · f por canal e some os valores nos canais ativos. Oito canais a 10 kHz atingem 6.4 W. Adicione uma camada de cobre e vias térmicas sob o CI, utilize ventilação forçada acima dos oito canais e reduza a PRF quando a temperatura do chip ultrapassar 85 °C.

Q6: Como posso diferenciar o zumbido dos trilhos de um eco real?

Observe a forma de onda de transmissão em uma sonda de banda larga antes da chave T/R. Oscilações na frequência de auto-ressonância do banco de desacoplamento aparecem nos primeiros 1–3 µs e mascaram ecos próximos à superfície. Encurte o laço e aumente f_SR, depois confirme se o intervalo de supressão diminui.

7. Referências

1. IEC 61010-1:2010+AMD1:2016, Requisitos de segurança para equipamentos elétricos para medição, controle e uso em laboratório — Parte 1: Requisitos geraisGenebra: IEC, 2016.
2. IEC 61071:2017, Capacitores para eletrônica de potênciaGenebra: IEC, 2017.
3. IEC 60384-8:2015, Capacitores fixos para uso em equipamentos eletrônicos — Parte 8: Capacitores fixos com dielétrico cerâmico, Classe 1Genebra: IEC, 2015.
4. IEC 60270:2015, Técnicas de teste de alta tensão — Medições de descarga parcialGenebra: IEC, 2015.
5. Erickson, RW e Maksimović, D., Fundamentos de Eletrônica de Potência, 3ª ed. Cham: Springer, 2020.
6. Mohan, N., Undeland, TM, e Robbins, WP, Eletrônica de Potência: Conversores, Aplicações e Projeto, 3ª ed. Hoboken, NJ: Wiley, 2003.
7. Wook-Jin Lee e Seung-Ki Sul, Estabilização da tensão do barramento CC para inversores com capacitores de barramento CC reduzidos, IEEE Transactions on Industry Applications, vol. 50, no. 1, pp. 404-414, 2014. https://doi.org/10.1109/tia.2013.2268733
8. H. Wang e F. Blaabjerg, Confiabilidade dos capacitores para aplicações de barramento CC em conversores eletrônicos de potência — Uma visão geral, IEEE Transactions on Industry Applications, vol. 50, no. 5, pp. 3569-3578, 2014. https://doi.org/10.1109/tia.2014.2308357
9. EUA 8,570,711, Componente eletrônico cerâmico multicamadas (supressão de descarga de arco para MLCCs de 1–5 kV), Samsung Electro-Mechanics Co., Ltd., concedida em 2013, https://www.freepatentsonline.com/8570711.html .
10. T. Kaji, H. Asai, T. Nozu, H. Kojima e N. Hayakawa, Tensão de início de descarga parcial sob sobretensão do inversor considerando os efeitos interativos de fatores ambientais., IEEJ Transactions on Fundamentals and Materials, vol. 140, no. 7, pp. 349-356, 2020. https://doi.org/10.1541/ieejfms.140.349
11. Equipe de Engenharia de Aplicações HVC, Capacitor Cerâmico De Alta Tensão Recursos técnicos, https://www.hv-caps.com