Drivers de excímero multimódulo: compartilhamento paralelo de corrente do modulador

Drivers de excímero multimódulo: compartilhamento paralelo de corrente do modulador

Sumário

Um circuito de excitação de excímero de 40 kA é normalmente construído a partir de quatro módulos paralelos de 10 kA. A dispersão da indutância parasita, a dispersão da ESR dos capacitores e o desvio de temporização do gate contribuem para que a corrente não seja distribuída uniformemente. Este artigo apresenta os cálculos de desequilíbrio, quatro modos de falha em campo, as etapas de casamento e controle que mantêm o desequilíbrio dentro de ±5% e os parâmetros dos componentes dos quais essas etapas dependem.

1. Introdução

As fontes de alimentação de lasers excimer de alta potência exigem correntes de pico de 20 kA a 50 kA. Nenhum módulo de chave de estado sólido ou capacitor individual atinge esse nível, portanto, quatro módulos funcionam em paralelo e cada um fornece um quarto da corrente.

A aritmética da operação paralela parece simples. Quatro módulos de 10 kA formam um driver de 40 kA. No hardware real, a corrente é dividida de forma desigual, pois os módulos nunca têm capacitâncias parasitas idênticas.

Uma diferença de 10 nH na indutância do barramento move 1 kA de corrente entre dois módulos. Um módulo então transporta 30% do total, enquanto o outro transporta 15%, e o módulo que esquenta envelhece primeiro.

Este artigo aborda os quatro mecanismos que criam o desequilíbrio, os quatro modos de falha observados em campo e as etapas de correspondência e controle que mantêm a diferença dentro de ±5%.

2. Mecanismo Central

2.1 Assimetria de indutância do barramento

Cada módulo se conecta à carga comum através de sua própria barra de distribuição. Comprimentos, larguras e trajetos diferentes conferem a esses caminhos indutâncias diferentes, e a corrente se divide pela impedância:

ΔI = ΔL × di/dt / Z

onde ΔI é o desequilíbrio de corrente, ΔL a diferença de indutância entre dois caminhos, di/dt a inclinação da corrente e Z a impedância do circuito.

Para ΔL = 10 nH, di/dt = 10 kA/µs e Z = 0.1 Ω, o desequilíbrio é de 1 kA. Em um módulo de 10 kA, isso representa 10% da capacidade nominal e persiste durante toda a campanha.

2.2 Diferenciação ESR do capacitor

Os capacitores de um mesmo lote de produção apresentam valores de ESR que variam em aproximadamente ±10%. O módulo com o menor valor de ESR apresenta a menor impedância e absorve a maior parte da corrente de pulso.

Uma variação de ESR de ±10% produz, por si só, um desequilíbrio de corrente de 5% a 10%. Em vez de cancelá-lo, essa variação se soma ao termo de indutância da Seção 2.1.

2.3 Desvio de temporização do gate

O atraso de propagação e a variação temporal (jitter) do circuito de acionamento do gate conferem a cada módulo um instante de ativação diferente. Um módulo que liga 5 ns antes conduz corrente por 5 ns a mais e absorve energia extra.

ΔE = V × I × Δt

onde ΔE é a energia extra por pulso, V a tensão do barramento, I a corrente do módulo e Δt a diferença de tempo.

Com 25 kV, 10 kA e 5 ns, a energia extra é de 1.25 mJ por pulso. A potência média segue a taxa de repetição:

P_extra = ΔE × PRF

onde P_extra é a dissipação adicional e PRF a frequência de repetição de pulsos. A 6 kHz, o módulo absorve 7.5 W extras, o que eleva sua temperatura e acelera seu envelhecimento.

2.4 Perda, temperatura e o caminho de feedback

A perda por condução em um módulo é proporcional ao quadrado da sua corrente:

P_loss = I² × ESR

onde P_loss é a dissipação do módulo, I a corrente do módulo e ESR a resistência em série equivalente do banco de capacitores e da fiação.

Um módulo que transporta 10% mais corrente dissipa 21% mais calor. O aumento de temperatura segue então o seguinte caminho térmico:

ΔT = P_loss × R_th

onde ΔT é o aumento de temperatura e R_th a resistência térmica ao ambiente.

Como a ESR aumenta com a temperatura, ela deveria repelir a corrente do módulo quente. Esse termo corretivo é fraco, e o termo de indutância da Seção 2.1 não varia com a temperatura, portanto o desequilíbrio persiste e o módulo quente permanece quente. A energia armazenada em cada módulo segue a mesma relação de armazenamento:

E = 0.5 × C × V²

onde E é a energia armazenada em um módulo, C sua capacitância e V a tensão de carga. A parcela extra que um módulo absorve por pulso é o que eleva sua temperatura, portanto, a quantidade de módulos e os limites de compatibilidade definem a margem real.

Figura 1 — Uma dispersão de barramento de 10 nH, por si só, movimenta 1 kA entre dois módulos de 10 kA; a dispersão de ESR e o desvio de porta de 5 ns, então, levam um módulo a 30% do total.

3. Pontos problemáticos de engenharia

Problema 1: Um barramento assimétrico que nenhuma alteração de componente consegue corrigir.

Uma das barras de distribuição de um dos módulos media 10 cm a mais que as demais. A diferença de indutância gerava um desequilíbrio persistente que o casamento de capacitores não conseguia corrigir, e o módulo sobrecarregado apresentou falha duas vezes em uma mesma campanha.

O módulo de substituição também falhou, porque o layout do ônibus não havia sido alterado. O defeito estava no mapa atual, e não no módulo.

Problema 2: Variação da VHS dentro da tolerância especificada

Um lote de capacitores atendia à faixa de ESR de ±10% especificada na folha de dados. O módulo que recebeu os componentes com menor ESR apresentou a maior participação, aqueceu mais do que os módulos vizinhos e perdeu capacitância primeiro.

A peça devolvida passou em todos os testes de bancada. Sua ESR estava no limite inferior de uma faixa de tolerância aceitável, e o desequilíbrio que ela produziu foi a verdadeira falha.

Problema 3: Desvio de pulso que adiciona energia a cada pulso

O atraso de propagação do sinal de acionamento do gate diferiu em 5 ns entre os dois módulos. O módulo inicial conduziu corrente por 5 ns a mais, o que adicionou 1.25 mJ por pulso e 7.5 W de dissipação média a 6 kHz.

Combinado com uma variação moderada de ESR, o desequilíbrio energético total atingiu 12% entre o módulo mais quente e o mais frio.

Problema 4: Superaquecimento descontrolado no módulo sobrecarregado

Um módulo que transportava 10% mais corrente dissipou 21% mais calor. A temperatura do seu núcleo aumentou, os seus capacitores envelheceram mais rapidamente e a sua corrente aumentou ainda mais, visto que a indutância manteve a sua participação fixa.

A operação terminou com uma falha em um módulo que danificou a barra de distribuição e deixou dois módulos adjacentes fora da tolerância. A recuperação exigiu uma reconstrução completa do hardware.

Problema 5: Ausência total de dados de corrente por módulo.

Um controlador media apenas a corrente de carga total. Quando um módulo apresentava desvio, o total permanecia dentro da especificação, portanto nenhum alarme era acionado. A primeira evidência do desequilíbrio era a falha do módulo.

Sem um canal por módulo, o desequilíbrio permanece invisível até se tornar um evento de hardware.

4. Etapas de projeto

Estratégia 1: Tornar o ônibus simétrico e provar a correspondência.

Configure cada barramento do módulo com o mesmo comprimento, largura e caminho de retorno. Simule a indutância parasita de cada caminho e, em seguida, verifique o hardware montado com um analisador de impedância a 1 MHz.

Mantenha a dispersão dentro de ±2 nH. A 10 kA/µs, isso limita o desequilíbrio induzido pela indutância a 0.2 kA, ou 2% de um módulo de 10 kA.

Estratégia 2: Classificar capacitores por ESR medida

Meça cada capacitor a 1 MHz e monte conjuntos combinados com uma precisão de ±2% do valor alvo. Envie os conjuntos como módulos, não como peças soltas, para que a instalação não possa misturar os grupos.

Registre o mapa ESR de comissionamento e compare-o com as medições de serviço. A deriva do ESR é o primeiro sinal de que um módulo está superaquecendo.

Estratégia 3: Equalizar a temporização dos gates em todos os módulos

Utilize circuitos de acionamento de gate compatíveis com desvio de propagação inferior a 2 ns e adicione uma rede de ajuste fino por módulo. Um resíduo de 2 ns custa 0.5 mJ por pulso, o que corresponde a 3 W a 6 kHz e está dentro da margem térmica.

Registre o desvio medido como um parâmetro de manutenção. O desvio aumenta com o envelhecimento do resistor de porta ou do driver, e torna-se visível antes de qualquer falha do módulo.

Estratégia 4: Adicionar resistores limitadores de corrente para realimentação negativa

Insira um resistor de 0.1 mΩ a 1 mΩ em série com cada módulo. A tensão nesse resistor aumenta com a corrente, reduzindo assim a participação do circuito mais quente sem controle ativo.

Uso HVRGHP Componentes de película espessa com ESL abaixo de 10 nH para que o feedback não distorça a borda do pulso. A resistor de filme espesso Mantém seu valor ao longo dos ciclos térmicos de uma campanha de 6 kHz.

Estratégia 5: Feche um ciclo ativo e monitore cada módulo.

Meça a corrente de cada módulo com um shunt de baixa indutância ou uma bobina de Rogowski, alimente os sinais em um controlador PID e ajuste a tensão de carga ou o tempo de ativação de cada módulo. O controle ativo mantém o desequilíbrio residual dentro de ±5%.

Registre a corrente e a temperatura de cada módulo em cada pulso. Um módulo operando a 5 °C acima da temperatura dos módulos vizinhos aciona o mecanismo de manutenção, e um desequilíbrio acima de ±10% interrompe o circuito de acionamento antes que um módulo seja perdido.

Parâmetro do componente	Valor típico	Condição de teste
Tensão nominal (série HVCT8G)	10 kV CC	alta potência 1.5× por 60 s
Capacidade	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	abaixo de 50 mΩ	-
Indutância do laço (corda E40)	abaixo de 8 nH	Espaçamento entre terminais de 40 mm
resistência de isolamento	acima de 10 GΩ a 500 V CC	25 °C, 60% UR
Faixa de temperatura	-40°C a +125°C	Série IEC 60068-2
Capacidade de dv/dt de pulso	acima de 50 kV/µs	na tensão nominal

5. Capacitores HVC compatíveis para módulos de excímeros em paralelo

Três requisitos norteiam a escolha neste nó: ESR (Resistência Série Equivalente) uniforme entre os módulos, capacitância que mantém seu valor mesmo com o aquecimento do módulo e um encapsulamento que não adiciona indutância de loop. A HVC fabrica conjuntos N4700 que atendem a essa combinação, em uma fábrica própria de 6,000 m² em Dongguan, para uma faixa de tensão de 1 kV a 150 kV.

Seis parâmetros que importam aqui.

• ESR medido e classificado a 1 MHz, entregue em conjuntos combinados com uma variação de ±2%. Isso elimina o desequilíbrio de 5% a 10% que uma variação de ±10% entre lotes cria.
• Uma tolerância de ±30 ppm/°C na capacitância mantém a estabilidade da capacitância à medida que o módulo aquece, de modo que a diferença de impedância entre os módulos não varia com a temperatura durante um turno de trabalho.
• Um valor de tanδ inferior a 0.1% mantém a contribuição do capacitor para o calor do módulo em uma pequena fração do total, o que mantém a retroalimentação térmica moderada.
• A ESL é inferior a 30 nH em encapsulamentos radiais e inferior a 8 nH em encapsulamentos de parafuso, portanto, um módulo compatível não desfaz a correspondência de barramento de ±2 nH da Estratégia 1.
• ESR abaixo de 10 mΩ a 1 MHz, o que limita o termo I²R que causa o aquecimento extra de 21% do Ponto Crítico 4.
• Cobertura de 1 kV a 150 kV em derivação radial e HVCT8G formatos de terminais de parafuso, incluindo peças de 40 kV qualificadas como substituição direta para Murata Capacitores de alta tensão do tipo parafuso em serviço de campo de fontes de luz DUV.

Quando um módulo necessita de um elemento em série controlado, emparelhe-o com N4700 banco com um diodo de recuperação rápida A taxa de repetição (trr) foi definida entre 25 e 35 ns, de modo que a rede de compartilhamento não injeta carga de recuperação no próximo pulso.

Entrega e suporte

As peças padrão são enviadas em 4 a 8 semanas e os conjuntos ESR combinados em 6 a 10 semanas. A engenharia de aplicações HVC oferece suporte à simulação de indutância de barramento, agrupamento ESR, revisão de loop de compartilhamento de corrente e análise térmica de módulos.

Envie a quantidade de módulos, a corrente de pico, o layout do barramento e o PRF. A HVC retorna um conjunto de capacitores combinados com o mapa ESR, os números de peça e um kit de avaliação de dois módulos em até cinco dias úteis.

6. Perguntas frequentes

P1: Qual o nível de desequilíbrio atual que devo aceitar?

Mantenha a temperatura dentro de ±5% durante o comissionamento e considere ±10% como o limite de serviço. Com ±5%, um módulo carrega 1.05 vezes a sua capacidade, o que resulta em cerca de 10% a mais de calor. Com uma divisão de 30%/15% em um driver não pareado, o módulo mais quente dissipa 21% a mais de calor e envelhece mais rapidamente.

Q2: Quão precisa deve ser a correspondência da indutância do barramento?

Dentro de ±2 nH. Para ΔL = 10 nH com di/dt = 10 kA/µs e Z = 0.1 Ω, o desequilíbrio atinge 1 kA, o que corresponde a 10% de um módulo de 10 kA. Em ±2 nH, a mesma fórmula resulta em 0.2 kA, ou 2%, e a margem restante absorve a ESR e a dispersão de temporização.

Q3: Qual a tolerância ESR necessária para os capacitores?

±2% dentro de um conjunto combinado. Uma variação de ±10% entre lotes gera, por si só, um desequilíbrio de corrente de 5% a 10%, que se soma ao termo de indutância. Meça a 1 MHz, agrupe os componentes em conjuntos e instale-os como conjuntos.

Q4: Por que um resistor em série ajuda na distribuição de corrente?

Porque adiciona um termo que cresce com a corrente. Um resistor de 0.1 mΩ causa uma queda de tensão de 1 V a 10 kA e de 1.1 V a 11 kA, o que reduz a margem de segurança do caminho sobrecarregado e direciona a corrente para os caminhos vizinhos. Uma ESL abaixo de 10 nH mantém a borda do pulso intacta.

Q5: Como o desvio de temporização do gate se transforma em calor?

Um módulo que liga 5 ns antes absorve ΔE = V × I × Δt, o que corresponde a 1.25 mJ a 25 kV e 10 kA. Com uma PRF de 6 kHz, isso representa uma dissipação média adicional de 7.5 W em um único módulo. Circuitos de acionamento de gate compatíveis, com skew inferior a 2 ns, reduzem esse valor para cerca de 3 W.

Q6: Por que o desequilíbrio persiste quando a ESR aumenta com a temperatura?

Como o termo corretivo é pequeno e o termo de indutância é independente da temperatura, um módulo mais quente apresenta uma ESR mais alta, o que desvia parte da corrente, mas a diferença ΔL da Seção 2.1 permanece fixa e mantém sua parcela da corrente. Ajustar o barramento e a ESR elimina as fontes de corrente, em vez de depender da autocorreção.

7. Referências

1. E. Kuffel, WS Zaengl, J. Kuffel, Fundamentos de Engenharia de Alta Tensão, 2ª ed., Newnes, 2000.
2. N. Mohan, TM Undeland, WP Robbins, Eletrônica de Potência: Conversores, Aplicações e Projeto, 3ª ed., Wiley, 2003.
3. Aviso MIL-HDBK-217F 2, Previsão da confiabilidade de equipamentos eletrônicos 1995.
4. IEC 60384-1:2021, Capacitores fixos para uso em equipamentos eletrônicos - Parte 1: Especificação genérica, 6ª ed. Genebra: IEC, 2021.
5. IEC 61071:2017, Capacitores para eletrônica de potência, 2ª ed. Genebra: IEC, 2017.
6. Wook-Jin Lee e Seung-Ki Sul, Estabilização da tensão do barramento CC para inversores com capacitores de barramento CC reduzidos, IEEE Transactions on Industry Applications, vol. 50, no. 1, pp. 404-414, 2014. https://doi.org/10.1109/tia.2013.2268733.
7. Energizando o futuro: como os MLCCs de alta tensão impulsionam a eficiência na eletrônica moderna., Murata, https://www.murata.com/en-eu/s/blog/powering-the-future-how-high-voltage-mlccs-drive-efficiency-in-modern-electronics.html .
8. Construindo um banco de capacitores capaz de fornecer pulsos de 16000 A CC., Fóruns de Física, https://www.physicsforums.com/threads/building-a-capacitor-bank-capable-of-pulsing-16000-a-dc.327153/ .
9. GB/T 17702-2021, 电力电子电容器. 北京: 中国标准出版社, 2021.
10. Muhammad H. Rashid (ed.), Manual de Eletrônica de Potência: Dispositivos, Circuitos e Aplicações, 4ª ed. Oxford: Butterworth-Heinemann, 2018.
11. Equipe de Engenharia de Aplicações HVC, Capacitor Cerâmico De Alta Tensão Recursos técnicos, https://www.hv-caps.com