Pulsos de excímeros em nanossegundos: Limites de indutância do laço PFN

Pulsos de excímeros em nanossegundos: Limites de indutância do laço PFN

Sumário

Com tempos de subida de 25 ns a 50 ns e correntes de pico de 10 kA a 20 kA, uma rede de formação de pulsos comporta-se como um circuito RLC amortecido, no qual cada nanohenry de indutância do circuito molda a forma de onda. A indutância é distribuída da seguinte forma: 10 nH no capacitor, 15 nH no barramento de comutação, 20 nH no enrolamento magnético e 5 nH no cabo. O resultado é uma sobrecorrente de 30% ou mais e uma oscilação residual que causa fadiga no capacitor a cada pulso.

1. Introdução

Uma rede de formação de pulsos de excímero visa gerar um pulso de corrente de subida rápida e topo plano que corresponda à descarga de gás. Com tempos de subida de 25 ns a 50 ns e correntes de pico de 10 kA a 20 kA, todo o conjunto se comporta como um circuito ressonante RLC.

Cada nanohenry de indutância parasita do circuito participa da formação da onda. Uma indutância de 50 nH é imperceptível a 10 kHz, mas remodela completamente a frente de corrente entre 5 MHz e 20 MHz.

A convenção é tratar essa indutância como uma pequena correção a um projeto que, de outra forma, seria limpo. Na prática, ela é distribuída por todo o conjunto, e cada segmento contribui com uma parcela diferente da energia de oscilação.

Uma divisão típica é de 10 nH no capacitor, 15 nH no barramento de comutação, 20 nH no enrolamento do estágio magnético e 5 nH no cabo para a cabeça do laser. O pulso então parece suave no osciloscópio, enquanto seu conteúdo de alta frequência eleva a tensão do capacitor de 10% a 20% acima da tensão operacional projetada.

2. Mecanismo Central

2.1 Indutância do laço e frequência de ressonância

A indutância do circuito, a capacitância do estágio e a resistência do circuito formam um circuito série amortecido cuja frequência natural é:

f_n = 1 / (2π × √(L_loop × C_stage))

onde f_n é a frequência natural em hertz, L_loop a indutância total do loop em henries e C_stage a capacitância do estágio em farads.

Com um estágio de 20 nF e uma indutância de loop de 100 nH, a frequência natural é de 3.6 MHz. Aumentando a indutância do loop para 400 nH, ela cai para 1.8 MHz.

A taxa de amortecimento determina a proporção dessa oscilação que persiste:

ζ = R / (2 × √(L_loop / C_stage))

onde ζ é a taxa de amortecimento, R a resistência total do circuito em ohms, L_loop a indutância do circuito em henries e C_stage a capacitância do estágio em farads.

A maioria das redes de excímeros se estabiliza entre 0.3 e 0.7, o que indica um amortecimento insuficiente. Portanto, a corrente sempre cruza o ponto de equilíbrio antes de se estabilizar.

2.2 Sobretensão de corrente

Uma tensão em degrau aplicada a um circuito subamortecido faz com que a corrente ultrapasse seu valor de regime permanente. A fração de sobreimpulso segue a taxa de amortecimento:

I_overshoot / I_ss = e^(−πζ / √(1 − ζ²))

onde I_overshoot é a corrente de pico em amperes, I_ss o valor de platô em amperes e ζ a taxa de amortecimento.

Com um ζ de 0.35, a sobretensão é de 30.9%. Uma rede projetada para 16 kA, portanto, fornece 20.9 kA nos primeiros 30 ns, o que está acima da corrente nominal instantânea tanto da chave quanto do capacitor.

O interruptor é o que mais sofre com isso. Sua temperatura de junção atinge picos de 10 ns a cada pulso, muito acima do valor médio, e milhões desses picos aumentam a resistência em condução e a resistência térmica.

2.3 Pico de tensão no capacitor

A tensão do capacitor durante o pico de corrente carrega o termo indutivo além da tensão do barramento:

V_cap(t) = V_bus + L_loop × dI/dt

onde V_cap(t) é a tensão instantânea do capacitor em volts, V_bus a tensão de carga em volts, L_loop a indutância do loop em henries e dI/dt a inclinação da corrente em amperes por segundo.

A inclinação no pico de sobreimpulso atinge 10 kA/ns em um estágio de excímero rápido. A tensão do barramento se divide entre o termo indutivo e o capacitor, portanto o pico na parte fica de 5% a 8% acima de V_bus e dura de 15 ns a 30 ns.

Um capacitor de 30 kV geralmente é dimensionado para 33 kV por um curto período. Um pico de 2 kV em um barramento de 30 kV eleva a tensão do componente para 32 kV, o que está dentro da faixa de tensão transitória e fora da margem de vida útil necessária para o dielétrico.

2.4 Amplificação da inclinação e acoplamento de porta

O pico aumenta a inclinação da tensão no interruptor:

dV/dt_max = ΔV / t_rise

onde dV/dt_max é a inclinação máxima em volts por segundo, ΔV a sobretensão transitória em volts e t_rise o tempo de subida em segundos.

Com um pico de 2 kV em uma borda de 15 ns, a inclinação é de 133 V/ns. Um MOSFET de SiC com capacitância de saída de 50 pF converte isso em uma corrente de deslocamento de 6.65 A no nó da porta. Através de uma impedância de porta de 5 Ω, a excursão atinge 33 V, o que está muito além da classificação da porta.

No lado do capacitor, a mesma inclinação excita o dielétrico acima de 10 MHz, onde a carga espacial não tem tempo para se redistribuir entre os ciclos. É aí que a descarga parcial começa em uma parte que, de outra forma, estaria dentro de sua classificação de corrente contínua.

2.5 A cauda que toca o sino

Após o pulso principal, a energia restante na indutância do circuito oscila com o capacitor por alguns microssegundos. Cada ciclo gera uma inversão de tensão em relação ao pulso aplicado:

V_reversal ≈ V_peak × e^(−πζ)

onde V_reversal é a amplitude da primeira reversão em volts, V_peak é a tensão de pico do pulso em volts e ζ é a taxa de amortecimento.

Com um ζ de 0.4, a inversão atinge 28% do pico. Essa inversão tensiona simultaneamente o diodo do corpo da chave e o dielétrico do capacitor, e a 6 kHz ela se repete 5 milhões de vezes entre os intervalos de manutenção.

A cauda do pulso é fácil de ser descartada porque o pulso principal já foi disparado e o laser já emitiu luz. Sua fadiga cumulativa é comparável à do pulso principal.

Figura 1 — O sobreimpulso cai de 73% em ζ 0.1 para 9.5% em ζ 0.6, portanto, um projeto de 16 kA em ζ 0.35 atinge 20.9 kA.

3. Pontos problemáticos de engenharia

Problema 1: Sobretensão que leva o interruptor à sobrecorrente

A sobrecarga submete o interruptor de estado sólido a uma corrente 30% maior do que o valor de pico estável durante os primeiros 20 ns a 50 ns. A capacidade de suportar sobrecorrente instantânea do interruptor é finita.

A temperatura local da junção atinge picos de 10 ns, muito acima da média, e após milhões de pulsos a junção se degrada. Tanto a resistência em condução quanto a resistência térmica aumentam, e a falha é atribuída à indutância que nunca foi modelada.

Problema 2: Pico acima da capacidade de resposta transitória do capacitor

Um capacitor de alta tensão geralmente possui uma capacidade de corrente transitória cerca de 10% superior à sua capacidade de corrente contínua, portanto, um componente de 30 kV suporta 33 kV por um curto período. Picos de 2 kV a 4 kV por 15 ns a 30 ns consomem a maior parte dessa capacidade.

O dielétrico entra então em descarga parcial a cada pulso. A erosão acumula-se na forma de microfissuras, a resistência de isolamento varia e a peça falha num padrão aparentemente aleatório, resultante diretamente da indutância descontrolada do circuito.

Problema 3: Acoplamento de inclinação corrompendo a temporização da chave

Com uma tensão de 133 V/ns, a capacitância de saída de um MOSFET de SiC gera uma corrente de deslocamento de 6.65 A no nó da porta, e uma impedância de porta de 5 Ω transforma isso em uma excursão de 33 V.

A excursão corrompe a temporização da chave, causa disparos falsos ou desligamentos parciais e envia jitter para o estágio magnético subsequente. Na saída, isso aparece como ruído, e a fonte se encontra na indutância do circuito.

Ponto Crítico 4: A cauda zumbindo como um caminho para a fadiga

O efeito residual é fácil de desconsiderar, pois o pulso principal já terminou e o laser foi disparado. Mesmo assim, a cada disparo ocorre inversão de tensão no capacitor e inversão de corrente na chave.

A 6 kHz, durante um intervalo de manutenção de 5 milhões de pulsos, a fadiga cumulativa da cauda do pulso se iguala à fadiga do pulso principal. Uma estimativa de vida útil que desconsidera o efeito de reverberação ignora metade do estresse.

4. Etapas de projeto

Estratégia 1: Defina o limite máximo da indutância do loop a partir do tempo de subida.

Calcule a indutância máxima do circuito a partir do tempo de subida desejado, da capacitância do estágio e da taxa de amortecimento:

L_loop_max = t_r² / (2 × C_stage × ζ²)

onde L_loop_max é o teto em henries, t_r o tempo de subida alvo em segundos, C_stage a capacitância do estágio em farads e ζ a taxa de amortecimento. Para 20 nF, uma frente de 30 ns e ζ 0.4, o teto é 140 nH.

Posicione as barras de distribuição, o painel de distribuição e os cabos dentro do teto. Atribua uma parte a cada segmento na fase de projeto e meça a montagem posteriormente.

Estratégia 2: Corte o capacitor e ligue o ESL.

Selecione capacitores com ESL abaixo de 30 nH e chaves com indutância de fonte abaixo de 5 nH. Terminais radiais e de parafuso. capacitores maçaneta Mantenha a parcela do capacitor no circuito pequena.

Substitua os chicotes de cabos entre o interruptor e o capacitor por barras de distribuição laminadas, que cancelam a indutância mútua entre os caminhos de ida e volta.

Estratégia 3: Amortecer o loop

Adicione uma baixa indutância resistor de filme espesso Um resistor de 0.5 Ω a 2 Ω em série com o estágio eleva ζ para 0.5 ou 0.6 e mantém o overshoot entre 16.3% e 9.5%. O próprio resistor deve ter uma capacitância próxima de 10 nH a 30 nH para não agravar o problema.

Verifique o amortecimento em um protótipo com tensão plena. A medição é a única maneira de confirmar se a resistência do circuito corresponde ao valor usado no modelo.

Estratégia 4: Limitar o pico

Colocar um diodo de recuperação rápida Em anti-série com o diodo de comutação para limitar a sobretensão a um nível definido. Escolha um componente com recuperação reversa igual ou inferior a 35 ns e uma carga de recuperação suficientemente baixa para que não injete corrente na sobretensão que deve absorver.

Ajuste o limitador de tensão entre 5% e 8% acima da tensão do barramento. Essa faixa protege o capacitor do pico transitório, mantendo o diodo fora de condução durante pulsos normais.

Estratégia 5: Inclua a cauda que toca no cálculo do tempo de vida.

Modele a frequência, a amplitude e a taxa de decaimento da oscilação a partir dos parâmetros do circuito, e então aplique os dados de vida útil do pulso do componente à tensão de reversão, bem como ao pulso principal.

Defina o intervalo de manutenção no ponto em que a tensão cumulativa atinge o limite de fadiga dielétrica. Para um componente N4700 com fator de fadiga (DF) abaixo de 0.1%, o amortecimento provém do resistor externo, parâmetro controlado pelo projetista.

Estratégia 6: Meça a montagem, não o projeto.

Utilize uma sonda de alta tensão calibrada acima de 200 MHz e um sensor de corrente acima de 50 MHz no conjunto montado. Compare o tempo de subida, o sobreimpulso e a oscilação medidos com a previsão do modelo.

A diferença entre os dois reside na indutância parasita não modelada. Repita o projeto até que a forma de onda medida corresponda e registre a forma de onda durante o comissionamento como referência para manutenções futuras.

Parâmetro do componente	Valor típico	Condição de teste
Tensão nominal (série HVCT8G)	10 kV CC	alta potência 1.5× por 60 s
Capacidade	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	abaixo de 50 mΩ	-
Indutância do laço (corda E40)	abaixo de 8 nH	Espaçamento entre terminais de 40 mm
resistência de isolamento	acima de 10 GΩ a 500 V CC	25 °C, 60% UR
Faixa de temperatura	-40°C a +125°C	Série IEC 60068-2
Capacidade de dv/dt de pulso	acima de 50 kV/µs	na tensão nominal

5. Capacitores HVC N4700 para integridade da forma de onda

Quatro requisitos norteiam a escolha neste nó: ESL suficientemente baixo para deixar espaço no teto do loop, um fator de dissipação suficientemente baixo para que o amortecimento do loop seja proveniente do resistor, uma descarga parcial suficientemente baixa para suportar o pico de 5% a 8% e uma capacitância suficientemente estável para que a energia do pulso se repita. A HVC fabrica componentes para esse conjunto, em uma fábrica própria de 6,000 m² em Dongguan, para uma faixa de tensão de 1 kV a 150 kV.

Seis parâmetros que importam aqui.

• Uma ESL abaixo de 30 nH em configurações com terminais radiais, terminais de parafuso e múltiplos terminais mantém a participação do capacitor no circuito pequena, em comparação com um limite máximo de 140 nH.
• N4700 Um dielétrico com fator de amortecimento (DF) abaixo de 0.1% elimina a contribuição do dielétrico para o amortecimento, de modo que o resistor de amortecimento define a resistência do circuito e o capacitor não interfere nela.
• O teste de descarga parcial de 100% em 5 pC ou menos abrange o pico de tensão de 5% a 8% que a indutância parasita adiciona a cada pulso.
• Um coeficiente de temperatura de ±30 ppm/°C mantém a capacitância estável durante transientes térmicos, de modo que uma energia de pulso que segue ½CV² se repete de disparo para disparo.
• HVRGHP Resistores de amortecimento com ESL abaixo de 10 nH e diodos de fixação de recuperação rápida com recuperação de 25 ns a 35 ns formam um estágio amortecido e fixado qualificado com o capacitor.
• Corpos com terminais de parafuso de até 40 kV foram qualificados como substitutos para capacitores de parafuso Murata japoneses em programas de reparo de fontes de luz em campo. Os componentes HVC correspondem aos parâmetros de Murata, séries de alta tensão da TDK e da Vishay.

Entrega e suporte

As peças padrão são enviadas em 4 a 8 semanas e os conjuntos com integridade de forma de onda correspondente em 6 a 10 semanas. A engenharia de aplicações HVC oferece suporte à modelagem de indutância de loop, medição de ESL e ESR e revisão de projeto de amortecimento e fixação.

Envie a tensão do barramento, a capacitância do estágio, o tempo de subida desejado, a corrente de pico e o desenho do layout. A HVC retorna um valor de ESL para o encapsulamento proposto, um valor de resistor de amortecimento, um nível de clamp e um kit de avaliação com duas amostras em até cinco dias úteis.

6. Perguntas frequentes

P1: Qual a margem de sobreimpulso que devo esperar?

Segue-se que I_overshoot / I_ss = e^(−πζ / √(1 − ζ²)), portanto, a taxa de amortecimento por si só o determina. Com ζ = 0.35, o overshoot é de 30.9% e um projeto de 16 kA atinge 20.9 kA por 30 ns. Aumentar ζ para 0.6 com um resistor de amortecimento em série reduz o overshoot para 9.5%.

Q2: Qual é o limite máximo de indutância de loop aplicável a uma frente de 30 ns?

L_loop_max = t_r² / (2 × C_stage × ζ²). Para 20 nF, 30 ns e ζ 0.4, isso resulta em 140 nH. Divida o valor máximo entre o capacitor, o barramento de comutação, o enrolamento magnético e o cabo, e meça o conjunto finalizado antes de aceitá-lo.

Q3: Como a indutância do circuito aumenta a tensão no capacitor?

Através de V_cap(t) = V_bus + L_loop × dI/dt. No pico de sobretensão, a inclinação atinge 10 kA/ns, portanto, um loop de 200 nH desenvolve um transiente de 2 kV sobre o barramento. Em um barramento de 30 kV, isso corresponde a 32 kV por 20 ns, o que está dentro da classificação de transientes, mas fora da margem de vida útil necessária para o dielétrico.

Q4: O que um dV/dt elevado faz ao interruptor?

O acoplamento ocorre através da capacitância de saída no gate. Com 133 V/ns e 50 pF, a corrente de deslocamento é de 6.65 A, e uma impedância de gate de 5 Ω a transforma em uma excursão de 33 V, que está muito além da capacidade nominal do gate. Isso corrompe o sincronismo e introduz jitter no estágio magnético subsequente.

Q5: Por que a cauda de ressonância é importante em 6 kHz?

Porque se repete 5 milhões de vezes entre os intervalos de manutenção. Com ζ 0.4, cada disparo aplica uma inversão de cerca de 28% do pico, o que tensiona simultaneamente o dielétrico do capacitor e o diodo do corpo da chave. A fadiga cumulativa da cauda é comparável à fadiga do pulso principal.

Q6: Como encontro a indutância parasita que não consegui modelar?

Meça o conjunto montado com uma sonda acima de 200 MHz e um sensor de corrente acima de 50 MHz e, em seguida, compare o tempo de subida, o sobreimpulso e a oscilação com o modelo. A diferença entre a medição e a previsão é a indutância não modelada, e é no layout que ela é corrigida.

7. Referências

1. E. Kuffel, WS Zaengl, J. Kuffel, Fundamentos de Engenharia de Alta Tensão, 2ª ed., Newnes, 2000.
2. N. Mohan, TM Undeland, WP Robbins, Eletrônica de Potência: Conversores, Aplicações e Projeto, 3ª ed., Wiley, 2003.
3. Aviso MIL-HDBK-217F 2, Previsão da confiabilidade de equipamentos eletrônicos 1995.
4. IEC 60384-1:2021, Capacitores fixos para uso em equipamentos eletrônicos - Parte 1: Especificação genérica, 6ª ed. Genebra: IEC, 2021.
5. IEC 61071:2017, Capacitores para eletrônica de potência, 2ª ed. Genebra: IEC, 2017.
6. GB/T 17702-2021, 电力电子电容器. 北京: 中国标准出版社, 2021.
7. IEC 60384-17:2019, Capacitores fixos para uso em equipamentos eletrônicos - Parte 17: Especificação seccional - Capacitores fixos de corrente alternada e de pulso com dielétrico de filme de polipropileno metalizado, 3ª ed. Genebra: IEC, 2019.
8. H. Liu e outros, Efeitos do campo eletromagnético no comportamento de descarga parcial em BOPP Capacitores de filme, IEEE Transactions on Dielectrics and Electrical Insulation, vol. 30, no. 6, pp. 2617-2624, 2023. https://doi.org/10.1109/tdei.2023.3304600
9. M. Xiao e outros, Pesquisa sobre as características de descarga parcial e autorreparação de filmes metalizados em capacitores., em 2024 IEEE 5th International Conference on Dielectrics (ICD), pp. 1-4, 2024. https://doi.org/10.1109/icd59037.2024.10613348
10. EUA 6,760,215, Capacitor com alto limite de tensão de ruptura, DF DeVoe (relacionado ao Presidio), concedido em 2004, https://www.freepatentsonline.com/6760215.html .
11. Equipe de Engenharia de Aplicações HVC, Capacitor Cerâmico De Alta Tensão Recursos técnicos, https://www.hv-caps.com