Pulsos de excímero de 25 a 200 ns: Comutação de banco de capacitores

Pulsos de excímero de 25 a 200 ns: Comutação de banco de capacitores

Sumário

Uma plataforma de excímeros precisa, cada vez mais, atender a cirurgias oftálmicas com pulsos de 25 ns a 50 ns, litografia com pulsos de 100 ns a 150 ns e micromecanização com pulsos de 50 ns a 200 ns. Um banco de capacitores reconfigurável abrange todas as três aplicações, alternando a capacitância em relação a uma indutância de carga fixa, visto que a largura do pulso segue a raiz quadrada do produto. A matriz que reconfigura o banco precisa suportar 30 kV, 16 kA e uma transição de 10 ns sem perder a largura de pulso definida.

1. Introdução

Tradicionalmente, as fontes de alimentação de excímeros eram projetadas para uma largura de pulso específica, compatível com uma mistura de gases e uma aplicação únicas. Os sistemas modernos exigem largura de pulso ajustável a partir de uma única plataforma.

A cirurgia oftálmica funciona melhor com pulsos de 25 ns a 50 ns, nos quais a ablação permanece precisa e os danos térmicos são mínimos. A litografia de semicondutores requer de 100 ns a 150 ns para uma exposição uniforme do fotorresiste. A micromecanização industrial utiliza pulsos de 50 ns a 200 ns em diferentes materiais e dimensões de componentes.

Construir três fontes de alimentação é caro e ocupa muito espaço. A alternativa é uma única fonte com um banco de capacitores reconfigurável, com valores de capacitância que variam de forma a produzir diferentes larguras de banda para a mesma indutância de carga.

A matriz de comutação torna-se o subsistema crítico. Ela lida com tensões de 20 kV a 40 kV e correntes de 5 kA a 20 kA, e precisa completar cada transição em 10 ns a 50 ns sem distorcer a forma de onda.

2. Mecanismo Central

2.1 Largura do pulso em função da capacitância do banco

O circuito de descarga define a largura do pulso através de sua indutância e da capacitância efetiva do banco de capacitores:

τ ≈ π × √(L × C)

onde τ é a largura do pulso em segundos, L a indutância da carga e do circuito em henries e C a capacitância efetiva do banco em farads.

Em um circuito de 63 nH, três posições de banco cobrem toda a faixa. Um banco de 1 nF fornece 25 ns, 16 nF fornece 100 ns e 64 nF fornece 200 ns.

Como a largura segue a raiz quadrada da capacitância, uma variação de 1% em C desloca a largura em 0.5%:

Δτ / τ = ½ × ΔC / C

onde Δτ / τ é a variação fracionária da largura do pulso e ΔC / C a variação fracionária da capacitância.

Essa raiz quadrada favorece o projeto. Uma tolerância de ±2% no banco mantém a largura em ±1%, o que está dentro do aceitável para usuários de oftalmologia e litografia. Um banco com tolerância de ±5% resultaria em uma variação de ±2.5% na largura, o que se manifestaria como profundidade de ablação ou dose de exposição inconsistentes.

2.2 Perda de comutação durante a transição

Durante uma transição, o interruptor conduz tensão e corrente simultaneamente, dissipando assim potência instantânea:

P_switch(t) = V_switch(t) × I_switch(t)

onde P_switch(t) é a potência instantânea em watts, V_switch(t) a tensão através do interruptor em volts e I_switch(t) a corrente através dele em amperes.

Para uma transição linear, a energia perdida por interruptor é metade do produto da tensão, da corrente e do tempo de transição:

E_switch ≈ ½ × V_bus × I_peak × t_transition

onde E_switch é a energia por transição em joules, V_bus a tensão do barramento em volts, I_peak a corrente de descarga em amperes e t_transition o tempo de transição em segundos.

Uma transição de 30 kV transportando 16 kA em 10 ns custa, portanto, 2.4 mJ por interruptor. A 6 kHz, isso representa 14.4 W de calor contínuo por interruptor e 86.4 W em uma matriz de seis interruptores.

O tempo de transição é o fator determinante do resultado. Se esse tempo for estendido para 50 ns, a mesma matriz dissipa 432 W, o que representa uma sobrecarga térmica e não uma margem de segurança.

2.3 Deriva térmica da margem

A variação da capacitância com a temperatura influencia diretamente a largura do pulso:

ΔC / C = TCC × ΔT

onde ΔC / C é a variação fracionária da capacitância, TCC o coeficiente de temperatura da capacitância em kelvin e ΔT a variação de temperatura em kelvin.

Um banco com ±30 ppm/°C desloca 0.06% durante uma subida de 20 K, o que corresponde a 0.03% da largura do pulso. Um banco com ±500 ppm/°C desloca 1% da capacitância durante a mesma subida, o que corresponde a 0.5% da largura.

Ambos os valores estão dentro da margem de ±1% que uma tolerância de ±2% já permite, portanto, o termo de temperatura se soma ao termo de tolerância e raramente atua sozinho.

2.4 Oscilação devido ao transiente de comutação

Uma transição de 10 ns excita a ressonância entre a indutância do barramento e a capacitância do banco de baterias:

f_ring = 1 / (2π × √(L_bus × C_bank))

onde f_ring é a frequência de oscilação em hertz, L_bus é a indutância do barramento e do ramo em henries e C_bank é a capacitância efetiva do banco em farads.

Com dezenas de nanohenries e dezenas de nanofarads, o anel opera entre 5 MHz e 20 MHz. O sobreimpulso atinge de 10% a 20% nos capacitores, que é o transiente que se aproxima da tensão de início da descarga parcial do dielétrico a cada reconfiguração.

Um grupo que entra em operação tardiamente também vê o anel dos grupos que já estão conduzindo, portanto, os primeiros microssegundos após uma reconfiguração carregam mais estresse do que o estado estacionário.

2.5 Partilha atual entre grupos paralelos

Os capacitores em paralelo dividem a corrente de descarga pela impedância de cada ramo. Quando a ESR (resistência série equivalente) e a ESL (isolação equivalente) diferem entre os ramos do grupo, o ramo de menor impedância absorve a maior parte da corrente.

A parte em carga aquece mais, sua ESR aumenta e a corrente se desloca para as partes mais frias. Durante um intervalo de manutenção, o banco desenvolve um desequilíbrio térmico que faz com que uma parte envelheça mais rapidamente do que as outras, e a diferença de ESR aumenta em ambas as direções.

Figura 1 — Em um circuito de 63 nH, o banco cruza 25 ns em 1 nF, 100 ns em 16 nF e 200 ns em 64 nF, portanto, três posições de chave cobrem toda a faixa.

3. Pontos problemáticos de engenharia

Problema 1: Perda de comutação em relação ao limite térmico

A 6 kHz, uma matriz de seis interruptores dissipa 86.4 W, energia que um dissipador de calor de tamanho adequado remove. A 10 kHz, a mesma matriz dissipa 144 W.

Quando o dissipador de calor não consegue suportar essa carga, a temperatura da junção aumenta, a resistência em condução cresce e, consequentemente, as perdas também. O interruptor acaba falhando em poucas horas, na oficina em vez de em campo.

Problema 2: Variação da largura do pulso em relação à tolerância e à temperatura.

Um banco de pulsos com tolerância de ±5% resulta em uma variação de ±2.5% na largura do pulso, e essa variação chega à peça de trabalho como uma alteração na profundidade de ablação ou na dose de exposição. Um alto coeficiente de temperatura adiciona uma deriva lenta a esse fator.

O operador observa um processo instável e analisa o gás ou o sistema óptico. A causa está no banco de capacitores e em sua linha de tolerância.

Problema 3: Comutação da ressonância transitória excitante do banco de ressonância

A transição de 10 ns excita a ressonância entre a indutância do barramento e a capacitância do banco, na faixa de 5 MHz a 20 MHz. A oscilação gera uma sobrecarga de 10% a 20% nos capacitores.

Cada reconfiguração aplica esse transiente, e a erosão cumulativa por descarga parcial ao longo de milhões de pulsos reduz a vida útil do capacitor. O mesmo ruído se propaga para a eletrônica de disparo.

Problema 4: Distribuição desigual de corrente entre grupos paralelos

Os ramos paralelos dividem a corrente de descarga pela impedância. Sem o casamento de impedância, a parte de menor impedância absorve a maior parte da corrente e, consequentemente, aquece mais.

A sua ESR aumenta, a corrente desloca-se para as partes mais frias e o banco de baterias desenvolve um desequilíbrio térmico. A peça que inicialmente apresentava a menor impedância torna-se a primeira a falhar.

4. Etapas de projeto

Estratégia 1: Reduza as perdas de comutação com uma chave de comutação rápida.

Escolha MOSFETs de SiC com tempos de ativação e desativação inferiores a 10 ns. Acione-os com drivers de gate cuja corrente de pico seja superior a 10 A, para que a capacitância do gate carregue rápido o suficiente para atingir esse tempo de transição.

Mantenha a resistência de condução abaixo de 50 mΩ para minimizar as perdas por condução durante a descarga e verifique novamente o tempo de transição após qualquer alteração na tensão de acionamento do gate, pois isso multiplica diretamente a energia de comutação.

Estratégia 2: Especificar a tolerância de capacitância e o coeficiente de temperatura

Especifique os capacitores do banco com uma tolerância de ±2% para manter a largura em ±1%. Use um N4700 Dielétrico de classe I com coeficiente de temperatura próximo a ±30 ppm/°C, de modo que a largura não se altera com o aquecimento do banco.

Meça e ajuste a capacitância de cada unidade durante o comissionamento para atingir uma tolerância combinada de ±0.5%. O ajuste durante a fabricação requer apenas uma medição por unidade e elimina a necessidade de recortar a largura no software.

Estratégia 3: Amortecer o transiente de comutação

Adicione um resistor de 0.5 Ω a um resistor de 2 Ω. resistor de filme espesso em série com cada grupo de capacitores para suprimir a oscilação. O resistor deve manter a ESL abaixo de 10 nH para que não contribua para a indutância que cria a oscilação.

Verifique o amortecimento em um protótipo de tensão plena na posição de banco de capacitores mais crítica. A posição de 64 nF produz a menor frequência de anel e a maior energia armazenada, definindo assim o requisito de amortecimento.

Estratégia 4: Igualar o banco para partilhar a mesma quantia atualmente

Selecione cada grupo paralelo do mesmo lote de produção e, em seguida, meça a ESR e a ESL a 1 MHz e agrupe as unidades pelos valores medidos. Mantenha os ramos do barramento simétricos para que cada ramo apresente a mesma indutância parasita à descarga.

A capacitor de filme Tanto o banco de eletrólitos quanto o banco de cerâmica precisam dessa etapa de pareamento. Compare os dois dielétricos com base na variação de ESR e ESL medida antes de definir a composição do banco.

Estratégia 5: Limitar a ultrapassagem

Colocar um diodo de recuperação rápida em cada capacitor para limitar a sobretensão do transiente de comutação. Escolha um componente com recuperação reversa em ou abaixo de 35 ns e uma carga de recuperação suficientemente baixa para não injetar corrente na sobretensão.

Ajuste o nível de limitação de 5% a 8% acima da tensão do barramento. Essa faixa cobre o transiente produzido pela matriz e deixa os pulsos normais intactos.

Estratégia 6: Monitorar a temperatura do interruptor e a largura do pulso.

Monitore a temperatura da junção do interruptor e a largura do pulso medida em cada pulso. Uma temperatura crescente do interruptor significa aumento da perda de comutação, e uma variação na largura do pulso significa que a capacitância do banco se alterou.

Defina um gatilho de manutenção em 10% de desvio da linha de base de comissionamento em qualquer um dos parâmetros. Compare ambos os registros antes de substituir uma peça e use capacitores maçaneta nas posições substituíveis, de modo que uma mudança de banco não exija uma reconfiguração do layout.

Parâmetro do componente	Valor típico	Condição de teste
Tensão nominal (série HVCT8G)	10 kV CC	alta potência 1.5× por 60 s
Capacidade	4700 pF ±20% (472M)	1 MHz, 1 V rms
ESR a 1 MHz	abaixo de 50 mΩ	-
Indutância do laço (corda E40)	abaixo de 8 nH	Espaçamento entre terminais de 40 mm
resistência de isolamento	acima de 10 GΩ a 500 V CC	25 °C, 60% UR
Faixa de temperatura	-40°C a +125°C	Série IEC 60068-2
Capacidade de dv/dt de pulso	acima de 50 kV/µs	na tensão nominal

5. Capacitores HVC N4700 para bancos de capacitores ajustáveis

Quatro requisitos norteiam a escolha neste nó: capacitância com precisão suficiente para que a configuração de largura seja mantida, um coeficiente de temperatura suficientemente baixo para que o comportamento seja o mesmo em temperaturas baixas e altas, um fator de dissipação suficientemente baixo para que o banco não contribua para uma carga de comutação de 86.4 W e uma descarga parcial suficientemente baixa para suportar o transiente de reconfiguração. A HVC fabrica esses conjuntos em uma fábrica própria de 6,000 m² em Dongguan, em uma faixa de tensão de 1 kV a 150 kV.

Seis parâmetros que importam aqui.

• A capacitância ajustada para ±2% mantém a largura do pulso dentro de ±1%, portanto, a configuração da largura não precisa de ajustes posteriores à montagem.
• Um coeficiente de temperatura de ±30 ppm/°C mantém a variação da capacitância abaixo de 0.06% em um aumento de 20 K, o que corresponde a 0.03% da largura.
• Um fator de dissipação (DF) inferior a 0.1% mantém a perda de descarga pequena em comparação com a perda de comutação da matriz, de modo que o projeto de resfriamento acompanha as chaves.
• O teste de descarga parcial de 100% em 5 pC ou menos abrange a sobrecarga de 10% a 20% que cada reconfiguração aplica ao dielétrico.
• HVRGHP Resistores de amortecimento com ESL abaixo de 10 nH suprimem a oscilação do banco de transistores, e diodos de fixação de recuperação rápida com tempo de recuperação de 25 ns a 35 ns controlam a sobretensão.
• Corpos com terminais de parafuso de até 40 kV foram qualificados como substitutos para capacitores de parafuso Murata japoneses em programas de reparo de fontes de luz em campo. Os componentes HVC correspondem aos parâmetros de Murata, séries de alta tensão da TDK e da Vishay.

Entrega e suporte

As peças padrão são enviadas em 4 a 8 semanas e os conjuntos de baterias combinadas em 6 a 10 semanas. A engenharia de aplicações da HVC oferece suporte para correspondência de capacitância e ESR, análise de perdas de comutação e revisão de projetos de amortecimento e fixação.

Envie a faixa de largura de pulso, a indutância de carga, a tensão do barramento, a corrente de descarga, a taxa de repetição e o número de posições da chave. A HVC retorna um cronograma de bancos com grupos de capacitância e ESR correspondentes, um valor de resistor de amortecimento por grupo e um kit de avaliação com duas amostras em até cinco dias úteis.

6. Perguntas frequentes

P1: Como seleciono os valores bancários para um intervalo de largura?

A partir de τ ≈ π × √(L × C). Em um loop de 63 nH, 1 nF resulta em 25 ns, 16 nF em 100 ns e 64 nF em 200 ns. A raiz quadrada significa que cada duplicação da largura do pulso requer quatro vezes a capacitância, razão pela qual as posições do banco abrangem um fator de 16 em capacitância para uma faixa de largura de oito vezes.

Q2: Qual o custo energético de uma reconfiguração?

E_switch ≈ ½ × V_bus × I_peak × t_transition. A 30 kV e 16 kA, durante uma transição de 10 ns, isso corresponde a 2.4 mJ por chave, ou 14.4 W de calor médio a 6 kHz e 86.4 W em uma matriz de seis chaves. Uma transição de 50 ns multiplica esse mesmo valor por cinco.

Q3: Qual a tolerância de capacitância necessária?

±2% é a meta prática. Como Δτ / τ = ½ × ΔC / C, isso mantém a largura em ±1%. Um banco de ±5% impõe ±2.5% na largura, o que se reflete no processo como variação na profundidade de ablação ou na dose de exposição. O ajuste na fase de comissionamento reduz o valor combinado para ±0.5%.

Q4: Por que não alternar o banco de baterias com relés?

Como a transição precisa ser concluída em cerca de 10 ns, enquanto transporta 16 kA, os contatos mecânicos não conseguem se mover tão rapidamente, e a energia perdida durante uma transição lenta aumenta com o tempo de transição. É por isso que a matriz utiliza MOSFETs de SiC com transições abaixo de 10 ns e resistência de condução inferior a 50 mΩ.

Q5: O que causa o ruído após uma reconfiguração?

A indutância do barramento e a capacitância do banco formam um par ressonante em f_ring = 1 / (2π × √(L_bus × C_bank)), que se situa entre 5 MHz e 20 MHz. Uma transição de 10 ns o excita e gera uma sobretensão de 10% a 20% nos capacitores. Um resistor de amortecimento em série de 0.5 Ω a 2 Ω com ESL abaixo de 10 nH remove a maior parte dessa sobretensão.

Q6: Como faço para que os capacitores em paralelo compartilhem a corrente uniformemente?

Combine-os por lote e por ESR e ESL medidas a 1 MHz, e mantenha os ramos do barramento simétricos para que cada um apresente a mesma indutância. Sem o pareamento, a parte de menor impedância aquece mais, sua ESR aumenta, a corrente se desloca para os outros ramos e o banco envelhece de forma desigual.

7. Referências

1. E. Kuffel, WS Zaengl, J. Kuffel, Fundamentos de Engenharia de Alta Tensão, 2ª ed., Newnes, 2000.
2. N. Mohan, TM Undeland, WP Robbins, Eletrônica de Potência: Conversores, Aplicações e Projeto, 3ª ed., Wiley, 2003.
3. Aviso MIL-HDBK-217F 2, Previsão da confiabilidade de equipamentos eletrônicos 1995.
4. IEC 60384-1:2021, Capacitores fixos para uso em equipamentos eletrônicos - Parte 1: Especificação genérica, 6ª ed. Genebra: IEC, 2021.
5. IEC 61071:2017, Capacitores para eletrônica de potência, 2ª ed. Genebra: IEC, 2017.
6. GB/T 17702-2021, 电力电子电容器. 北京: 中国标准出版社, 2021.
7. D. Li, Y. Zhong, X. Zhou e G. Zhai, Método de análise da fratura de capacitores cerâmicos multicamadas pelo campo de fase, IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 14, no. 2, pp. 211-220, 2024. https://doi.org/10.1109/tcpmt.2024.3359598.
8. L. Zheng, L. Zhu, J. Liu, Z. Di e S. Ji, Características de autorreparação de capacitores de filme metalizado sob tensão sobreposta CC e CA com harmônicos, em 2022 IEEE Conference on Electrical Insulation and Dielectric Phenomena (CEIDP), pp. 175-178, 2022. https://doi.org/10.1109/ceidp55452.2022.9985286.
9. Nota de Aplicação da Série SOPIPM — 3.1.6 Circuito Snubber, Mitsubishi Electric, https://www.mitsubishielectric.com/semiconductors/powerdevices/application_notes/SOPIPM_e.pdf .
10. EUA 10,529,487, Capacitor cerâmico multicamadas com eletrodos internos em diferentes posições de borda., Taiyo Yuden Co., Ltd., concedido em 2020, https://www.freepatentsonline.com/10529487.html .
11. Equipe de Engenharia de Aplicações HVC, Capacitor Cerâmico De Alta Tensão Recursos técnicos, https://www.hv-caps.com